親ページ: チュートリアル - Altium Designerでの完全な設計プロセス
メインページ: PCB設計ルールの種類, PCB設計ルールの定義、範囲設定、および管理
PCB Rules and Constraints Editorダイアログを持っていますか?
Altium Designerは、設計制約を定義するために2つの異なるアプローチを提案しています:PCB Rules and Constraints Editorダイアログと制約マネージャです。制約マネージャは、プロジェクトの作成時に制約マネージャ機能が利用可能であった場合にのみ、PCB設計プロジェクトで利用可能です(Advanced SettingsダイアログでSystem.ConstraintManager
オプションが有効になっている場合)。
このページは、制約マネージャが利用不可能な場合にのみ適用されます。チュートリアルプロジェクトで制約マネージャが利用可能かどうかをすばやく確認するには、スキーマティックまたはPCBエディタからDesignメインメニューを開き、Constraint Managerコマンドを確認してください。制約マネージャが利用可能な場合は、このチュートリアルページをスキップして次のページに進んでください:コンポーネントの配置とボードの配線。
PCBエディターはルール駆動型の環境であり、トラックの配置、コンポーネントの移動、ボードの自動配線など、設計を変更するアクションを実行すると、ソフトウェアが各アクションを監視し、設計が設計ルールに準拠しているかどうかをチェックします。準拠していない場合、そのエラーは直ちに違反として強調表示されます。ボードの作業を開始する前に設計ルールを設定しておくことで、設計の課題に集中し続けることができ、設計上のエラーが直ちに指摘されることを確信して作業を進めることができます。
デザインルールは、以下に示すようにPCB Rules and Constraints Editorダイアログで設定されます(Design » Rules)。ルールは10のカテゴリーに分けられ、さらにデザインルールタイプに細分化されます。
すべてのPCB設計要件は、PCB Rules and Constraints Editorーでルール/制約として設定されます。
配線幅の設計ルール
設計ルール参照: 幅
配線の幅は、適用可能な配線幅設計ルールによって制御されます。このルールは、Interactive Routingコマンドを実行し、ネットをクリックすると、ソフトウェアが自動的に選択します。
ルールを設定する際の基本的なアプローチは、最も低い優先度のルールを設定して最大数のネットを対象とし、その後、電源ネットのような特別な幅要件を持つネットを対象とするために、より高い優先度のルールを追加することです。ネットが複数のルールによって対象とされても問題はありません。ソフトウェアは常に最も高い優先度のルールを探して、それのみを適用します。
例えば、チュートリアルの設計には、いくつかの信号ネットと2つの電源ネットが含まれています。デフォルトの配線幅ルールは、信号ネットに対して0.25mm
で設定することができます。このルールは、ルールの範囲をAll
に設定することで、設計内のすべてのネットを対象とします。All
の範囲が電源ネットも対象とするにもかかわらず、InNet('12V') or InNet('GND')
の範囲を持つ、2番目のより高い優先度のルールを追加することで、これらを特定に対象とすることができます。下の画像は、これら2つのルールの要約を示しており、詳細は次の2つの折りたたみセクションの画像に示されています。
2つの配線幅設計ルールが定義されており、優先度の低いルールは全てのネットを対象とし、優先度の高いルールは12VネットまたはGNDネット内のオブジェクトを対象としています。
同じタイプのルールが複数ある場合、PCBエディターはルールの優先度を使用して、適用可能な最高優先度のルールが適用されるようにします。
ルールを追加する場合:
-
新しいルールが追加されると、最高優先度が与えられます。
-
ルールが複製されると、そのコピーにはソースルールより下の優先度が与えられます。
ダイアログの下部にある
優先度ボタンをクリックして、優先度を変更します。
電気的クリアランス制約の定義
設計ルール参照: クリアランス制約
次のステップは、異なるネットに属する電気オブジェクトが互いにどれだけ近くにあってもよいかを定義することです。
この要件は、電気的クリアランス制約によって扱われます。チュートリアルでは、全てのオブジェクト間で0.25mm
のクリアランスが適切です。
Minimum Clearanceフィールドに値を入力すると、その値がダイアログの下部にあるグリッド領域の全てのフィールドに自動的に適用されることに注意してください。オブジェクトタイプに基づいてクリアランスを定義する必要がある場合にのみ、グリッド領域で編集する必要があります。
電気クリアランス制約はオブジェクト間で定義されます。制約を高度に切り替えると、すべてのオブジェクト種類が表示されます。
電気クリアランス制約には最初のオブジェクトが一致する場所と二番目のオブジェクトが一致する場所の二つのオブジェクト選択フィールドがあることに注意してください。これは二項ルールであり、二つのオブジェクト間に適用されるルールです。
配線ビアスタイルの定義
設計ルール参照: 配線ビアスタイル
レイヤを変更しながら配線する際、ビアは自動的に追加されます。この状況では、ビアのプロパティは適用される配線ビアスタイル設計ルールによって定義されます。もしPlaceメニューからビアを配置する場合、その値は内蔵のデフォルトプリミティブ設定によって定義されます。このチュートリアルでは、配線ビアスタイル設計ルールを設定します。
この設計では、全てのネットに適した単一の配線ビアがあります。
既存の設計ルール違反
トランジスタのパッドに違反があることに気づいたかもしれません。違反の上で右クリックし、以下に示すように右クリックメニューのViolationsを選択します。詳細には以下の通りです:
-
クリアランス制約違反
-
マルチレイヤー上のパッドと、マルチレイヤー上のパッドの間
-
クリアランスが0.22mmで、指定された0.25mmより少ない
違反を右クリックして、どのルールに違反しているか、違反条件を調べます。この画像では、表示がシングルレイヤーモードで、アクティブレイヤーとしてトップレイヤーが設定されています。
この違反については、間もなく議論され、解決されます。違反マーカーが気になる場合は、Tools » Reset Error Markersコマンドを実行することでクリアできます。このコマンドはマーカーをクリアするだけで、実際のエラーを隠したり削除したりするわけではありません。次にオンラインDRCを実行する編集アクション(例えば、コンポーネントの移動など)を行う際、またはバッチDRCを実行する際に、エラーは再びフラグが立てられます。
設計ルールの確認
ソフトウェアによって作成されたデフォルトの新しいボードには、すべての設計で必要ではないルールが含まれており、多くの他の設計ルールは、設計の要件に合わせて調整する必要があります。このため、設計ルールを確認することが非常に重要です。PCB Rules and Constraints Editorでこれを行うことができます。Design Rulesを左側のツリーの上部で選択し、Attributes列をすべてスキャンして、値を調整する必要があるルールをすぐに見つけてください。
新しいボードを作成すると、デザインに必要のないデフォルトの設計ルールが含まれることがあります。不要なルールは、Design Rules項目またはPCB Rules and Constraints Editor内の特定のカテゴリ項目をクリックし、ルールを無効にする(Enabled列のチェックボックスをクリアする)ことで無効にできます。
デフォルトのボードはインペリアル単位を使用しています。ボードがメトリックを使用する場合、はんだマスクの拡張などの多くのルール値が、4milのような丸められた値から0.102mm、または最小はんだマスクスリバーのデフォルトが10milから0.254mmに変わることがあります。出力生成に関しては、たとえば0.002mmのような最小有効数字が重要ではない場合でも、それが気になる場合は設計ルールでこれらの設定を編集できます。
デザインルールを確認する際、必要に応じて列の順序を変更できます。
デザインルールは、.RUL
ファイルにエクスポートして保存し、将来のPCBデザインにインポートすることもできます。これを行うには、PCB Rules and Constraints Editorの左側のツリーで右クリックしてデザインルールを選択ダイアログを開きます。標準のWindows選択技術を使用してエクスポートしたいルールを選択し、OKをクリックして選択したルールをエクスポートします。