メインページ: PCBデザインルールの種類、PCBデザインルールの定義、範囲設定、および管理
PCBルールと制約エディタダイアログはありますか?
Altium Designerは、設計制約管理に2つの異なるアプローチを提案しています:
PCB Rule and Constraints Editor ダイアログと
Constraint Manager.です。
Constraint Managerは、このプロジェクトが作成されたときにプロジェクト作成ダイアログで
Constraint Managementオプションが有効にされていた場合にのみ、PCB設計プロジェクトで利用可能です。
このページは、
Constraint Managerがチュートリアルプロジェクトに対して有効にされて
いなかった場合、そしてそれゆえにそれが利用不可能である場合にのみ適用されることに注意してください。チュートリアルプロジェクトに対して
Constraint Managerが利用可能かどうかをすばやく確認するには、スキーマティックまたはPCBエディタから
デザインメインメニューを開き、
Constraint Manager コマンドを確認してください。
Constraint Managerが利用可能な場合は、このチュートリアルページをスキップして次のページへ進んでください:
コンポーネントの配置とボードの配線。
PCBエディターはルール駆動型の環境であり、トラックの配置、コンポーネントの移動、ボードの自動配線など、設計を変更するアクションを実行すると、ソフトウェアが各アクションを監視し、設計が設計ルールにまだ準拠しているかどうかをチェックします。準拠していない場合、そのエラーは直ちに違反として強調表示されます。ボード作業を開始する前に設計ルールを設定しておくことで、設計エラーが直ちにあなたの注意を引くようになることを確信しながら、設計のタスクに集中し続けることができます。
デザインルールは、以下に示すようにPCBルールと制約エディタダイアログで設定されます(Design » Rules
)。ルールは10のカテゴリーに分けられ、さらにデザインルールタイプに細分化されます。
![PCB ルールと制約エディタ (デザインルールダイアログ)](/documentation/sites/default/files/wiki_attachments/322481/Dlg_PcbDesignRules_AD21_6.png)
すべてのPCB設計要件は、PCB ルールと制約エディタでルール/制約として設定されます。
配線幅の設計ルール
設計ルール参照: 幅
配線の幅は、インタラクティブ配線コマンドを実行し、ネットをクリックしたときにソフトウェアが自動的に選択する適用可能な配線幅設計ルールによって制御されます。
ルールを設定する際の基本的なアプローチは、最も多くのネットを対象とする最低優先度のルールを設定し、その後、電源ネットなどの特別な幅要件を持つネットを対象とするより高い優先度のルールを追加することです。ネットが複数のルールの対象となっていても問題はありません。ソフトウェアは常に最も高い優先度のルールを探し、それのみを適用します。
たとえば、このチュートリアルの設計には、多数の信号ネットと2つの電源ネットが含まれています。デフォルトの配線幅ルールは、信号ネットに対して0.25mm
に設定できます。このルールは、ルールのスコープをAll
に設定することで、設計内のすべてのネットを対象とします。スコープAll
は電源ネットも対象としますが、InNet('12V') or InNet('GND')
のスコープを持つ、2番目の優先度の高いルールを追加することで、これらを特定的に対象とすることができます。下の画像は、これら2つのルールの要約を示しており、詳細は次の2つの折りたたみセクションの画像で示されています。
![PCBエディター、現在のルーティング幅設計ルールのリスト](/documentation/sites/default/files/wiki_attachments/322481/Dlg_DesignRules_RoutingWidthRules_AD21_6.png)
2つの配線幅設計ルールが定義されており、優先度の低いルールは全てのネットを対象とし、優先度の高いルールは12VネットまたはGNDネット内のオブジェクトを対象としています。
- 配線幅と配線ビアスタイルの設計ルールには、最小、最大、および推奨設定が含まれています。例えば、ルートを細くする必要がある場合や、ボードの狭いエリアで小さなビアを使用する場合など、配線中に柔軟性を持たせたい場合にこれらを使用します。これは、配線中に3を押して配線幅を切り替えたり、4を押してビアサイズを切り替えたりすることで、その場で行うことができます。配線中に配線幅やビアサイズを編集する他の技術もあります。これらは配線セクションでさらに詳しく説明されています。
- 全てのサイズに適合する単一のルールを定義するために最小および最大設定を使用することは避けてください。これを行うと、各設計オブジェクトがそのタスクに適切なサイズであることをソフトウェアが監視する能力を放棄することになります。
同じタイプのルールが複数ある場合、PCBエディターはルールの優先度を使用して、適用可能な最高優先度のルールが適用されるようにします。
ルールを追加する場合:
- 新しいルールが追加されると、最高優先度が与えられます。
- ルールが複製されると、コピーには元のルールよりも下の優先度が与えられます。
ダイアログの下部にある
優先度ボタンをクリックして、優先度を変更します。
電気的クリアランス制約の定義
設計ルール参照: クリアランス制約
次のステップは、異なるネットに属する電気オブジェクトが互いにどれだけ近くにあってもよいかを定義することです。
この要件は、電気的クリアランス制約によって処理されます。チュートリアルでは、すべてのオブジェクト間で0.25mm
のクリアランスが適切です。
最小クリアランスフィールドに値を入力すると、その値がダイアログの下部にあるグリッド領域のすべてのフィールドに自動的に適用されることに注意してください。オブジェクトタイプに基づいてクリアランスを定義する必要がある場合にのみ、グリッド領域で編集する必要があります。
![PCBエディター、電気クリアランスの設計ルールを設定](/documentation/sites/default/files/wiki_attachments/322481/Dlg_DesignRules_ClearanceConstraint_AD21_6.png)
電気クリアランス制約はオブジェクト間で定義されます。すべてのオブジェクト種類を表示するには、制約を高度に切り替えます。
電気クリアランス制約には、2つのオブジェクト選択フィールドがあることに注意してください:最初のオブジェクトが一致する場所と2番目のオブジェクトが一致する場所です。これは二項ルールであるため、2つのオブジェクト間に適用されるルールです。
電気クリアランス制約の定義
- 設計ルールのツリーで電気カテゴリを展開し、クリアランスルールタイプを展開します。
- 既存のクリアランス制約を選択します。このルールには2つのクエリフィールドがあることに注意してください。これは、二項ルールであるためです。ルールエンジンは、最初のオブジェクトが一致する場所の設定でターゲットされた各オブジェクトをチェックし、二番目のオブジェクトが一致する場所の設定でターゲットされたオブジェクトに対してチェックして、指定された制約の設定を満たしていることを確認します。この設計では、このルールは
すべて
のオブジェクト間の単一のクリアランスを定義するように設定されます。
- ダイアログの制約領域で、最小クリアランスを
0.25mm
に設定します。上の画像に示されています。
- 適用をクリックしてルールを保存し、ダイアログを開いたままにします。
配線ビアスタイルの定義
設計ルール参照: 配線ビアスタイル
レイヤーを変更しながら配線する際、ビアは自動的に追加されます。この状況では、ビアのプロパティは適用される配線ビアスタイル設計ルールによって定義されます。もし配置メニューからビアを配置する場合、その値は内蔵のデフォルトプリミティブ設定によって定義されます。このチュートリアルでは、配線ビアスタイル設計ルールを設定します。
![PCBエディター、ルーティングビアスタイルの設計ルールを設定](/documentation/sites/default/files/wiki_attachments/322481/Dlg_DesignRules_ViaStyle_AD21_6.png)
この設計では、全てのネットに適した単一の配線ビア。
配線ビアスタイル設計ルールの定義 1. 設計ルールのツリーで配線カテゴリを展開し、配線ビアスタイルルールタイプを展開して、デフォルトのRoutingVias設計ルールを選択します。 2. 電源ネットは基板の片面だけで配線できる可能性が高いため、信号ネット用の配線ビアスタイルルールと電源ネット用の別の配線ビアスタイルルールを定義する必要はありません。チュートリアルの前の部分で提案された値にルール設定を編集します。つまり、ビア直径 = 1mm
および ビア穴サイズ = 0.6mm
に設定します。すべてのフィールド(最小、最大、推奨)を同じサイズに設定します。 3. OKをクリックして変更を保存し、PCBルールと制約エディタダイアログを閉じます。 4. PCBファイルをローカルに保存します。
既存の設計ルール違反
トランジスタのパッドに違反が表示されていることに気づいたかもしれません。違反の上で右クリックし、以下に示すように右クリックメニューの違反を選択します。詳細には以下のような違反があります:
- クリアランス制約違反
- マルチレイヤー上のパッドと、マルチレイヤー上のパッドの間
- クリアランスが0.22mmで、指定された0.25mmよりも少ない
![PCBエディター、右クリックメニューを使用して違反を探る](/documentation/sites/default/files/wiki_attachments/322481/Violation_PadClearance-RC_SL_AD21_6.png)
違反を右クリックして、どのルールに違反しているか、違反条件を調べます。この画像では、表示がシングルレイヤーモードで、アクティブレイヤーとしてトップレイヤーが設定されています。
この違反については、間もなく議論され、解決される予定です。違反マーカーが気になる場合は、ツール » エラーマーカーのリセットコマンドを実行することでクリアできます。このコマンドはマーカーをクリアするだけで、実際のエラーを隠したり削除したりするわけではありません。次にオンラインDRCを実行する編集アクション(例えば、コンポーネントの移動など)を行うか、バッチDRCを実行すると、エラーは再びフラグが立てられます。
設計ルールの確認
ソフトウェアによって作成されるデフォルトの新しいボードには、すべての設計で必要ではないルールが含まれている場合があり、多くの他の設計ルールは、設計の要件に合わせて調整する必要があります。このため、設計ルールを確認することが非常に重要です。PCBルールと制約エディタでこれを行うことができます。左側のツリーの上部で設計ルールを選択し、属性列をすべてスキャンして、値を調整する必要があるルールをすぐに見つけてください。
新しいボードを作成すると、デザインに必要のないデフォルトの設計ルールが含まれることがあります。不要なルールは、設計ルール項目またはPCBルールと制約エディタ内の特定のカテゴリ項目をクリックして、ルールを無効にする(有効列のチェックボックスをクリアする)ことで無効化できます。
デフォルトのボードはインペリアル単位を使用しています。ボードがメトリックを使用する場合、はんだマスクの拡張などの多くのルール値が、4milのような丸められた値から0.102mm、または最小はんだマスクスリバーのデフォルトが10milから0.254mmに変わります。出力生成に関しては、たとえば0.002mmのような最小有効数字が重要ではない場合でも、それが気になる場合は設計ルールでこれらの設定を編集できます。
![設計ルールの確認(設計ルールダイアログ)、設計ルールをレビュー中](/documentation/sites/default/files/wiki_attachments/322481/Dlg_DesignRules_Review_AD21_6.png)
設計ルールをレビューしていることに注意してください。必要に応じて列の順序を変更できます。
設計ルールは、.RUL
ファイルにエクスポートして保存し、将来のPCBデザインにインポートすることもできます。これを行うには、PCBルールと制約エディタの左側のツリーで右クリックして、設計ルールの選択ダイアログを開きます。標準のWindows選択技術を使用してエクスポートしたいルールを選択し、OKをクリックして選択したルールをエクスポートします。