ビアスティッチング

 

Add Stitching to Netダイアログ
Add Stitching to Netダイアログ

概要

Add Stitching to Netダイアログでは、ステッチング設定を構成するためのコントロールが提供されており、ステッチングパラメータとビアスタイルを含みます。ビアステッチングはポストプロセスとして実行され、銅の空いているエリアをステッチングビアで埋めます。ビアステッチングが行われるためには、異なる層にある指定されたネットに接続された銅の重なり合う領域が必要です。サポートされる銅の領域には、フィル、ポリゴン、パワープレーンが含まれます。

ビアステッチングは、異なる層上の大きな銅領域を結びつける技術であり、実質的にボード構造を通じて強力な垂直接続を作り出し、低インピーダンスと短いリターンループを維持するのに役立ちます。RF設計では、ステッチングはガードリングと組み合わせて使用され、ビアの壁を作り出し、電磁的に「静かな」PCBを作成するのに役立ちます。ビアステッチングは、そうでなければそのネットから孤立してしまうかもしれない銅領域をそのネットに結びつけるためにも使用されます。

選択されたネットを使用して、ステッチングアルゴリズムはそのネットに接続されたすべてのフィル、ポリゴン、パワープレーンを識別し、指定されたビアとステッチングパターンを使用してボードを通じてそれらを接続しようとします。

ビアステッチングアルゴリズムは、ポリゴン、フィル、プレーンを以下のように扱います:

  • 同じネット上にあるポリゴンとフィルは、異なるレイヤー上で重なっている場所でステッチされます。そのエリア内で(別のレイヤー上に)他のネットに属するポリゴンやフィルが重なっている場合、その領域ではステッチが適用されません。他のネットに属する重なっているプレーン領域は通過します。
  • ターゲットネット上の重なっているプレーン領域は、他のネットに接続されたプレーン領域(別のレイヤー上)の存在に関わらず、常にステッチされます。同じ領域内でポリゴンやフィルが重なっている場合は、上記のルール1が適用されます。

アクセス

このダイアログは、PCBエディタでTools » Via Stitching/Shielding » Add Stitching to Netをメインメニューからクリックすることでアクセスします。

オプション/コントロール

ステッチングパラメータ

ステッチングパラメータは、ステッチングビアの配置パターンと、他のネットおよび同じネットのオブジェクトからのクリアランスを制御します。

  • Constrain Area - 特定のエリアへのビアステッチングを制約するために有効にします。このオプションを選択した後、設計スペースに移動します。クロスヘアカーソルを使用して制約エリアを定義した後、ダイアログに戻るために右クリックします。

  • Edit Area - 制約エリアを編集するためにクリックします。

  • Offset - XおよびYのオフセット距離を入力します。

  • Grid - 隣接するステッチングビアの中心間の距離です。ステッチングビアは適用可能な設計ルールに違反しないように配置されます。違反が発生する可能性のあるビアサイトはスキップされます。

  • Stagger alternate rows - シールディングビアの交互の行は、Grid値の半分だけオフセットされます。

同一ネットクリアランス

ステッチングビアと同じネット上のビアやパッドのクリアランスを制御する方法は2つあります。適用可能なクリアランス設計ルールを使用するか、ここで指定されたDefault Via/Pad Clearanceを使用します。ルールが存在する場合、これらの設定のうちより厳しい方が使用されます。これらのオプションは以下のように動作します:

  • Create new clearance rule - このボタンをクリックすると、ステッチングビア対他のビア/パッドのデザインルールが作成されます。このルール設定は、潜在的なステッチングサイトが有効であることを保証するために使用されます。クリックすると、PCB Rules and Constraints Editorダイアログが開き、ルールのConstraintsを設定できます。ルールは、ダイアログで選択されたネットを対象として名前付けられ、スコープが設定されていることに注意してください。

  • Edit Clearance Rule - 適用可能なデザインルールが既に存在する場合、このボタンがCreate New Clearance Ruleボタンの代わりに表示されます。Constraintルール設定を変更するにはクリックします。

  • Default Via/Pad Clearance - ステッチングビアは、この程度のクリアランスが存在する場合にのみ、潜在的なステッチングサイトに配置されます。潜在的なステッチングサイトはステッチンググリッドによって決定されるため、この設定よりも離れた場所にある可能性が高いです。

  • Min Boundary Clearance - ステッチングビアは、この程度のクリアランスがポリゴン/フィル/プレーン領域の端まで存在する場合にのみ、潜在的なステッチングサイトに配置されます。

ステッチングビアと他のネット上のオブジェクトとのクリアランスは、適用可能なクリアランス設計ルールによって制御されます。適用可能な設計ルールに違反する場合、ステッチングビアは潜在的なステッチングサイトに配置されません。

ビアスタイル

ステッチングVia Styleは、手動で設定するか、Load values from Routing Via Style Ruleボタンをクリックすることで、適用可能なルーティングビアスタイル設計ルールからインポートできます。このボタンをクリックすると、Preferredルール設定が読み込まれます。

直径

  • Simple - Viaのスタイル(穴のサイズと直径)は全ての層で同じです。

    • Hole size - Viaの穴のサイズを指定します。

    • Tolerance Min/Max - 穴の許容差属性を設定することで、ボードの適合と限界を決定するのに役立ちます。設計の最小(-)および最大(+)穴の許容差を指定します。

    • Diameter - Viaの直径を指定します。

     

  • Top-Middle-Bottom - トップレイヤー、ミドルレイヤー、ボトムレイヤーでそれぞれ異なるホールサイズと直径を設定できます。

    • Hole size - ビアのホールサイズ値を指定します。

    • Tolerance Min/Max - ホールの許容差属性を設定することで、基板の適合と限界を決定できます。設計の最小(-)および最大(+)ホール許容差を指定します。

    • Top Layer - トップレイヤーのビアサイズを指定します。

    • Middle Layer - ミドルレイヤーのビアサイズを指定します。

    • Bottom Layer - ボトムレイヤーのビアサイズを指定します。

     

  • Full Stack - 各層(全ての信号層とプレーンを含む)で、異なる穴のサイズと直径を編集できます。

    • Hole size - ビアの穴のサイズ値を指定します。

    • Tolerance Min/Max - 穴の許容差属性を設定することで、ボードの適合と限界を決定するのに役立ちます。設計の最小(-)および最大(+)穴の許容差を指定します。

    • Edit Full Stack Via Sizes - 各レイヤースタックのビア設定を指定できるVia Layer Editorダイアログを開くためにクリックします。

     

ビアテンプレート

  • Template - ドロップダウンからビアテンプレートを選択します。

  • Library - どのライブラリにビアテンプレートがリンクされているかを表示し、そのライブラリからのUnlinkオプションを含みます。

プロパティ

  • Drill Pair - このビアが始まりと終わりを迎える層。

  • Net - 現在このビアが割り当てられているネット。フィールド内をクリックしてドロップダウンリストからネットを選択することで、ネット割り当てを変更できます。No Netを選択して、ビアがどのネットにも接続されていないことを指定します。プリミティブのネットプロパティは、PCBオブジェクトが法的に配置されているかどうかを判断するために、デザインルールチェッカーによって使用されます。

  • Locked - グラフィカルに編集されることからビアを保護するためにこのオプションを有効にします。位置が重要なビアをロックします。ロックされたプリミティブを編集しようとすると、プリミティブがロックされていることが通知され、アクションを続行するかどうか尋ねられます。このオプションがチェックされていない場合、プリミティブは確認なしに自由に編集できます。

Start LayerEnd Layerの設定は、ビアを以下のタイプのいずれかに定義します:

  • Multi-layer (Thru-Hole) - このタイプのビアはトップレイヤーからボトムレイヤーへと通過し、すべての内部信号層への接続を可能にします。

  • Blind - このタイプのビアは基板の表面から内部の電気層に接続します。

  • Buried - このタイプのビアは一つの内部電気層から別の内部電気層に接続します。

はんだマスクの拡張

  • Expansion value from rules - このパッドオブジェクトに既存のはんだマスク拡張ルールを適用させるには、このオプションを有効にします。Mask設計カテゴリーは、PCB Rules and Constraints Editorダイアログから確認してください。

  • Specify expansion value - このオプションを有効にして拡張値を編集すると、このパッドに対するはんだマスク拡張設計ルールが上書きされます。

  • Force complete tenting on top - このパッドの上層のはんだマスクに開口部がないように、はんだマスク拡張設計ルール内の任意のはんだマスク設定を上書きするために有効にします。
    このオプションを無効にすると、このパッドははんだマスク拡張ルールまたは特定の拡張値の影響を受けます。

  • Force complete tenting on bottom - このパッドの下層のはんだマスクに開口部がないように、はんだマスク拡張設計ルール内の任意のはんだマスク設定を上書きするために有効にします。このオプションを無効にすると、このパッドははんだマスク拡張ルールまたは特定の拡張値の影響を受けます。

追加のコントロール

  • Via Types - アクティブなレイヤースタックのビアの種類を設定できるレイヤースタックマネージャーを開くためにクリックします。

ヒント

  • ステッチングが完了したら、適用可能なポリゴン接続スタイルの設計ルールがリリーフ接続スタイルを指定している場合は、ポリゴンを再注ぎする必要があります。

  • ステッチングビアの各セットはユニオンに追加されます。セットは、Tools » Via Stitching » Remove Via Stitching Groupコマンドを実行し、グループ内の任意のビアをクリックすることで削除できます。

If you find an issue, select the text/image and pressCtrl + Enterto send us your feedback.
注記

利用できる機能は、Altium 製品のアクセスレベルによって異なります。Altium Designer ソフトウェア サブスクリプション の様々なレベルに含まれる機能と、Altium 365 プラットフォーム で提供されるアプリケーションを通じて提供される機能を比較してください。

ソフトウェアの機能が見つからない場合は、Altium の営業担当者に連絡して 詳細を確認してください。

Content