Altium Designer の新機能

Altium Designer 24.9

リリース日: 2024年9月11日 – バージョン 24.9.1 (build 31) 

Altium Designer のリリースノート

回路図の改善

配置時に空のサブパートを省略

マルチパート コンポーネントの alternate ビュー モードで空のサブパートがある場合、配置時にこれらのサブパートが省略されるようになりました。

❯❮ デュアルオペアンプ コンポーネントの回路図シンボルの例。normal モードでは、コンポーネントが 2 つのサブパートとして示されています。alternate モードでは、コンポーネントが 1 つのサブパートとして示されています。   コンポーネントを alternate ビュー モードで配置する時、空のサブパート B は配置されません。

詳細については、Searching for & Placing Components のページをご参照ください。
 

PCB デザインの改善

Courtyard の外形を重ねる機能

コンポーネントを、courtyard の外形が正確に重なるように十分近くに配置できるようになりました。Check clearance by component boundary オプションが有効で、対応する Component Clearance デザインルールで Minimum Horizontal Clearance 値を 0 に設定している場合、以下に示すように、component courtyard の外形が正確に重なる時、このルールに違反することはありません。

詳細については、Placement Rule Types のページをご参照ください。

制約マネージャの改善

デフォルトのキープアウトルールを適用する機能

Clearance options と Physical options の Properties パネルの Clearances Settings 領域へ、Apply zero Keepout clearance オプションを追加しました。このオプションを有効にすると、キープアウトとデザイン内の他の全てのプリミティブ間のギャップが ‘0’ のデフォルトの clearance ルールが適用されます。このルールは、制約マネージャのどのビューにも表示されないため、変更できないことに注意してください。無効にすると、通常の clearance matrix 値に従います。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

Basic Rules を有効/無効にする機能

PCB からアクセスした時、制約マネージャの All Rules ビューで定義された basic rules を有効/無効にできるようになりました。Enabled 列のセルをダブルクリックし、特定の basic rule の状態を True (有効) と False (無効) 間で切り替えます。無効な basic rules に対応するセルには、(Disabled) のラベルが付けられ、Physical と Electrical ビューでグレー表示されます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

All Rules ビューと ECO ダイアログにおける Clearance Matrix の表現の強化

All Rules ビュー (PCB からアクセスした時) の Clearances Matrix の表示を改善し、全てのカスタム値が個別の行として表示されるようになりました。

❯❮ Clearance Matrix では、各 net class と all nets 間に特定のルールがあります。   All Rules ビューでは、これらのルールは個別の行として表示されます。

更に、Clearances Matrix の変更を移行する時、Engineering Change Order ダイアログに表示されるエントリと詳細レベルも改善しました。matrix に含まれる All rules がリスト表示されるようになりました。これには、スコープと影響を受けるレイヤに関する情報、およびスコープの変更 (追加/削除) が含まれます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

異なるレイヤ構成の制約セットの設定

回路図から制約マネージャにアクセスし、異なるレイヤ構成 (同じプロジェクト内の異なる基板等) の制約を設定する時、制約セットはどのレイヤ構成で作成されたかを記憶するようになりました。現在、選択されているレイヤ構成では、別のレイヤ構成用に作成された制約セットを割り当てたり変更できなくなりました。この場合、Properties パネルに This Constraint Set was created for a different layer stack のメッセージが表示されます。

更に、古いバージョンのソフトウェアでカスタムレイヤ構成の制約セットが保存されているプロジェクトを開く時、警告が表示されます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

3D-MID デザインの改善

Net Color Override 機能を追加

3D-MID ドキュメント (*.PcbDoc3D) 内の特定のネットの色を指定できるようになりました。PCB パネルの Nets モードでネットのチェックボックスを使用して、これらのネットの Net Color Override 機能を有効、または無効にできます。

❯❮ 全てのネットに対して Net Color Override 機能が有効になっている 3D-MID ドキュメント。   全てのネットに対して Net Color Override 機能が無効になっている 3D-MID ドキュメント。

詳細については、3D-MID Design のページをご参照ください。

トラック編集機能の追加

クリックしてドラッグすることでトラックを編集するための機能を追加しました。

• トラックをクリックしてドラッグして、新しい頂点を追加できます。

• 頂点をクリックしてドラッグして、頂点を移動できます。

詳細については、3D-MID Design のページをご参照ください。

ハーネスデザインの改善

ハーネスデザインの Project Releaser (Open Beta)

このバージョンでは、Project Releaser を使用した高整合性ハーネスデザイン リリース管理を導入しました。これは、製造用の PCB デザインプロジェクトを準備している人々が長年利用してきたプロセスです。

ハーネスデザインのリリースプロセスは自動化されており、繰り返し可能です。ワンタッチ リリースにより、手動のリリース手順に伴うリスク無く設計プロジェクトをリリースできます。設計ファイルのスナップショットの取得から検証、出力の生成まで、対話は発生しません。プロセスの一部が失敗すると、リリースも失敗します。また、リリースを終了する前に、生成された全てのデータを確認することもできます。

Project Releaser へのユーザインターフェースは、専用の Release ビューで提供されます。このビューを表示するには、メインの Project メニュー (プロジェクトのソース ドキュメントがアクティブ ドキュメントとして開かれている)、および Projects パネルのハーネスプロジェクトのエントリを右クリックして表示される Project Releaser コマンドを使用します。

現在、接続された Altium 365 Workspace へのリリースとローカルリリース (オフライン) を対応しています。

詳細については、Design Project Release のページをご参照ください。

データ管理の改善

Workspace テンプレートからプロジェクトパラメータを変更する機能

Create Project ダイアログ (File » New » Project) を使用して新しいプロジェクトを作成する時、パラメータ (名称と/または、値) を変更、または選択した Workspace プロジェクト テンプレートから取得したパラメータを削除できるようになりました。

詳細については、Creating Projects and Documents のページをご参照ください。

Workspace 側のプロジェクトレベルのパラメータをコピーする機能

Project Options ダイアログ (Project » Project Options) の Parameters タブから、Workspace 側のプロジェクト パラメータ (ダイアログに  アイコンと共に表示されるパラメータ) をコピーできるようになりました。パラメータ エントリを右クリックし、コンテキストメニューから Copy コマンドを選択して、パラメータの名称と値をコピーできます。

詳細については、Accessing, Defining & Managing Project Options のページをご参照ください。

読み取り専用のプロジェクトのスナップショットを共有する機能

このバージョンでは、Altium Designer 24.4 以降非表示になっていた、Share ダイアログを使用して Workspace プロジェクトの読み取り専用スナップショットを共有する機能を復活しました。

詳細については、Sharing a Design のページをご参照ください。
 

永久ライセンスのサブスクリプションに関するメッセージの更新

License Management UI 全体のテキストを更新し、永久ライセンスのサブスクリプション更新は利用できなくなったことを明確にしました。有効期限が切れた後も永久ライセンスは引き続き使用できますが、それ以降は Altium Designer の更新にアクセスできなくなります (新機能は利用できません)。また、Altium 365 プラットフォームを通じて提供されるクラウド機能にもアクセスできなくなります。

詳細については、License Management のページをご参照ください。
 

Altium Designer 24.9 で完全に公開された機能

以下の機能は、このバージョンで正式に公開されました:

• Added Support for Importing Design Directives – 24.3 から利用可能

Altium Designer 24.8

リリース日: 2024年8月21日 – バージョン 24.8.2 (build 39)

Altium Designer のリリースノート

PCB デザインの改善

単層 PCB の対応 (Open Beta)

このバージョンでは、レイヤ構成マネージャ、PCB や Draftsman ドキュメント、生成された出力で対応する、単層 PCB を作成する機能を追加しました。

この対応により、レイヤ構成マネージャで 2 層構成から top layer、または bottom layer のいずれかを削除できるようになりました。

2 層 PCB では、レイヤ構成から Top、または Bottom Layer のいずれかを削除できるようになりました。

PCB に単一の信号層がある場合、それは PCB エディタのユーザインターフェース (レイヤ タブ、board の Properties パネル、および View Configuration パネル) と PCB のレイヤ構成テーブル、およびドリルテーブルに反映されます。

単層 PCB は、Draftsman ドキュメント、および次の出力で対応しています: Gerber、Gerber X2、ODB++、IPC-2581、Pick and Place、NC Drill、Layer Stack Report、PCB 印刷。

詳細については、Defining the Layer Stack のページをご参照ください。

定義済みの Donut (ドーナツ) パッド形状 (Open Beta)

パッドスタックを定義する時に使用できるパッド形状のリストへ、定義済みの丸い Donut 形状を追加しました。パッドへ Donut 形状を適用するには、Properties パネルの Shape ドロップダウンを使用します。丸い Donut 形状は完全な円として表され、PCB List パネル、Find Similar Objects ダイアログ、expression の使用時に対応します。また、Paste/Solder Mask layer や、ポリゴンへのサーマル リリーフ接続箇所を定義する時にも対応します。

丸い Donut パッドの形状の外径は D で表され、幅は Properties パネルで W で表されます (上図で紫色でハイライト表示されています)。値を変更するには、それぞれのセルをクリックします。

丸い Donut パッドの形状は、ODB++、Gerber、Gerber X2、PCB 印刷、IPC-2581、DXF/DWG 出力、および PCB ドキュメントの比較時に PCB CoDesigner で対応します。また、丸い Donut パッドは、Xpedition デザイン/ライブラリをインポートする時にも対応します。

パッド テンプレートを定義する時、IPC-7351 基準に従って自動命名が適用されます。

詳細については、Working with Pads & Vias のページをご参照ください。

Routing Neck-down ルール (Open Beta)

このバージョンでは、基板の密集した領域での配線を支援するために、新しい routing neck-down デザインルールを導入しました。

最新のコンポーネント技術では、配線が基板上を移動するにつれて、ネットが異なる幅で配線されることは珍しくありません。例えば、BGA への配線や BGA からの配線では、適用されたインピーダンス プロファイルで許可されている優先幅の配線よりも狭いエスケープ配線が必要になることがよくあります。新しいルールでは、このような狭いトレースの最大許容合計配線長を定義して、必要なインピーダンスを適用した配線を行えます。

Routing Neck-Down ルールは、制約マネージャの Physical ビューと PCB Rules and Constraints Editor ダイアログの両方で定義できます。Neck-Down Length 欄を使用して、Routing Width ルールで定義された Min Width と Preferred Width 間にある連続配線 (ルールによってスコープされる各ネット内) の最大許容配線長を定義できます。

Min Width ≤ Actual Neck-down Width < Preferred Width

または、表を使用して、レイヤごとに許容される配線長を定義できます。

対応する DRC モードで Routing Neck-Down ルールの違反を検出するには、Design Rule Checker ダイアログでオンライン チェックと/または、バッチ チェックの Routing Neck-Down ルールタイプ チェックを有効にします。検出されたルール違反は、デザインスペース内の対応するトレース上に格子状パターンで示されます。

詳細については、Routing Rule Types のページをご参照ください。

配線 Auto-shrinking (Open Beta)

インタラクティブ ルーターを使用して配線されているトレースが、現在、選択されている配線幅では障害間を配線できない時、この新しい機能により、この場所でトレースを配線できる値まで幅を自動で縮小できます (この縮小されたトレースが、対応する制約の最小許容幅に違反しないことが条件です)。この機能を有効にするには、Preferences ダイアログの PCB Editor – Interactive Routing page ページや、インタラクティブ配線 中に Properties パネルで Auto Shrinking オプションを有効にします。

詳細については、Interactive Routing のページをご参照ください。

Trace Centering (Open Beta)

多くの設計者の共通の要望は、可能な限り、パッド、またはビア間を通過する配線を中央に配置することです。配線エンジンの現在の動作は、デザインルールで定義された最小許容クリアランスにトラックセグメントを配置し、パッド間の配線を広げる、または中央に配置する作業を残すと言うものです。

新しい centering 機能は、配線、またはドラッグされているネットと既存のパッド/ビア間にクリアランスを追加することで、centering プロセスを支援します。配線エンジンは、この追加のクリアランスは必須ではなく望ましいものであると認識しているため、例えば、既存のパッド/ビア間に 2 番目、または 3 番目の配線を押しのける場合等、必要に応じて、クリアランスの一部、または全てを取り戻すことができます。配線エンジンがクリアランスの一部を取り戻す必要がある場合、配線の両側からクリアランスを取り戻し、可能な限り中央に維持します。

trace centering 動作は、Preferences ダイアログの PCB Editor – Interactive Routing ページ や、interactive routing、interactive differential pair routing、または interactive sliding 中に Properties パネルで利用できる新しいオプションを使用して設定できます。

• Apply Trace Centering – trace centering 機能を有効にします。有効にすると、以下のオプションを利用できます:

  • Adjust Vias – このオプションを有効にすると、可能な限り追加のクリアランスを維持するためにビアが押しのけされます。

    trace centering によってビアが押しのけられるのを防ぐには、以下のいずれかの方法を実行します:

    • Adjust Vias オプションを無効にします。この場合、ロックされていないビア間の centering は適用されません。または

    • Allow Via Pushing オプションを無効にします。この場合、ビアは押しのけられません (Clearance 制約からの最小クリアランスを確保するためでも)。

  • Added Clearance Ratio – 適用可能なクリアランスの乗数。これがクリアランスに加算されます。例えば、適用可能なクリアランスが 0.15mm の場合、オプションを 2 に設定すると、配線エンジンは、既存のパッドとビアを可能な限り 0.15 + 2*0.15 = 0.45mm だけ許可するように指示されます。配線エンジンは、必要に応じて、このクリアランスを指定されたクリアランスまで減らすことができます。

   

• Disable Trace Centering When Dragging – このオプションを有効にすると、interactive sliding 中に trace centering は適用されません (Apply Trace Centering オプションが有効になっている場合でも)。

Preferences dialog ダイアログの trace centering オプション

    
Properties パネルの trace centering オプション

パッドとビアの周囲にクリアランスを追加して、配線を中央に配置できます。

詳細については、Interactive Routing のページをご参照ください。

真の Zero Mitering (Open Beta)

interactive routing、interactive differential pair routing、または interactive sliding 中に、Miter Ratio の値が 0 に設定されている場合 (対応する Properties パネル、または Preferences ダイアログの PCB Editor – Interactive Routing ページ で)、miter が作成されなくなり、鋭角のコーナーを作成できるようになりました。以前のバージョンでは、Miter Ratio = 0 の場合、隣接するトレースによって完全に覆われた短い miter が作成されました。

インタラクテイブ配線中のトラック間の zero-miter 接合の例。

詳細については、Interactive Routing のページをご参照ください。

制約マネージャの改善

読み取り専用ドキュメントからインポートされたディレクティブの変更

読み取り専用ドキュメント (例えば、デバイスシートや管理されたシート) からインポートされたディレクティブは、Preferences ダイアログの Data Management - Device Sheets ページで Make Device Sheets In Projects Read-Only オプションが有効 (チェック) の場合は変更できません。このオプションが無効 (チェック無し) の場合は、ディレクティブを変更できます。

ディレクティブがインポートされると (オプションが有効の場合)、制約マネージャでルールが青色でハイライト表示されます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

Advanced Rules を有効/無効にする機能

PCB から制約マネージャにアクセスした時、All Rules ビューで定義されている advanced rules を有効/無効にできるようになりました。

ビューに新しい Enabled 列を追加しました。この列には、各 advanced rule の状態 (True (有効)、または False (無効)) が反映されます。列のセルをダブルクリックして、特定の advanced rule の状態を切り替えます。または、Rule Class ツリーの対応するエントリを右クリックして表示されるコンテキストメニューのコマンドを使用して、特定のタイプ、カテゴリの advanced rules、または全ての advanced rules の有効状態を切り替えます。

❯❮ Enabled 列には、各 advanced rule の状態が反映されます。   特定の advanced rule の状態を切り替えるには、Enabled 列のセルをダブルクリックします。   Rule Class ツリーでルールタイプ エントリを右クリックして、このタイプの advanced rules を有効/無効にできます。   Rule Class ツリー内のルールカテゴリ エントリを右クリックして、このカテゴリの advanced rules を有効/無効にできます。   Rule Class の表題を右クリックして、全ての advanced rules を有効/無効にできます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

層ごとに制約値を設定する機能

回路図から制約マネージャにアクセスした時、選択したレイヤスタック内の層の Width と Differential Pairs Routing 制約を設定できるようになりました。

制約マネージャの上部にある新しいドロップダウンを使用して、設計プロジェクトの特定の PCB ドキュメントのエントリを選択します。選択した PCB に複数のレイヤスタックが含まれている場合、対応するルールを選択した時に、制約マネージャの下部にあるタブを使用して、制約を設定する必要があるスタックを選択できます。また、選択したインピーダンス プロファイル (選択した PCB のレイヤスタックの一部として定義されている場合) を使用することもできます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

デザイン間の制約のインポート/エクスポート

デザイン間で制約をエクスポート、およびインポートする機能を追加しました。この新しい機能を利用するには、制約マネージャの Clearances、Physical、または Electrical ビューで右クリックし、Export » Export Constraints for selected lines、または Import » Import Constraints を選択します。

制約のエクスポート

Clearances ビューでセルを選択するか、Physical、または Electrical ビューで行を選択し、Export » Export Constraints for selected lines を選択すると、表にリスト表示されているコマンドを選択する前に選択されていた全てのオブジェクトの制約を含む Constraints for Export ダイアログが開きます。チェックボックスを使用して、エクスポートしたい制約を選択します (現在のビューに関連する制約が、ダイアログでデフォルトで選択されます)。OK をクリックすると、選択した制約が拡張子 *.CstrDot のファイルへエクスポートされます。それから、このファイルを別のデザインへインポートできます。

制約のインポート

Import » Import Constraints を選択した後、標準の File Explorer ダイアログが開き、インポートする *.CstrDot ファイルを選択できます。開いた Constraints for Import ダイアログで、ファイルからインポートしたい制約を選択し、OK をクリックします。選択した制約は、対象のデザインの対応するオブジェクトへ適用されます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

3D-MID デザインの改善

複数のコンポーネントをドラッグする機能

3D-MID ドキュメントでは、複数のコンポーネントをドラッグできるようになりました。複数のコンポーネントを選択し (ショートカット Shift+Click、またはその他の選択方法を使用して)、選択したコンポーネントを クリックしたままドラッグ すると、選択した全てのコンポーネントを一度に移動できます。

詳細については、3D-MID Design のページをご参照ください。

3D Substrate ファイル名の表示

3D substrate ファイルの名称 (および、フル パス) が Properties パネルに表示されるようになりました。3D-MID ドキュメントでオブジェクトが選択されていない時、パネルの Parameters タブを開き、Pcb 3d Substrate File Name パラメータに表示されます。

詳細については、3D-MID Design のページをご参照ください。

ハーネスデザインの改善

Draftsman でコメントを配置する機能

Draftsman ドキュメント (*.HarDwf) へコメントを追加する機能を追加しました。コメントはユーザが追加するメモで、ポイント、オブジェクト、または領域へ適用でき、他のユーザが返信できます。配置は、Place メニュー、右クリックのコンテキスト メニュー、デザインスペースの右上にある
 アイコン、またはショートカットキー Ctrl+Alt+C を使用して行うことができます。Draftsman ドキュメントに配置されたコメントを下図に示します。

詳細については、Document Commenting のページをご参照ください。

BOM でのレイアウトラベル テキストの表示

このバージョンでは、レイアウトラベルのテキスト値を BOM に表示する機能を追加しました。レイアウトラベルのテキストを表示するには、ActiveBOM ドキュメント、または Draftsman ドキュメントに配置された BOM table の Label Text 列を有効にします。レイアウトラベルは、Type が Standard に設定されている時、BOM に表示されることに注意してください。

❯❮ Layout Drawing のレイアウトラベルの Type プロパティが Standard に設定されています。   ActiveBOM ドキュメントで、Properties パネルを使用して、BOM の Label Text 列の表示を有効にします。   Draftsman ドキュメントで、Properties パネルを使用して、BOM table の Label Text 列を選択した時にその列の表示を有効にします。

詳細については、Creating the Layout Drawing のページをご参照ください。

Crimp-type Cavity の Strip Length と Pull Off Length の対応

Wiring Diagram (*.WirDoc) で crimp-type cavity を定義する時、Strip Length と Pull Off Length を指定できるようになりました。

両方のプロパティは、Draftsman document (*.HarDwf) の wiring list と connection table オブジェクトに含まれており、列の表題は以下の通りになります:

• wiring list の場合:

  • FromCrimpStripLength
  • FromCrimpPullOffLength
  • ToCrimpStripLength
  • ToCrimpPullOffLength

   

• connection table の場合:

  • CrimpPullOffLength
  • CrimpStripLength

   

詳細については、Defining the Wiring Diagram のページをご参照ください。

プラットフォームの改善

.NET 6 への切り替え

このバージョンでは、Altium Designer は .NET Framework 4.8 から .NET 6 の使用に切り替わります。この切り替えの主な理由は、Microsoft が .NET Framework を廃止したためです。Microsoft は、今後、何年もサポートを続けますが、新しい機能は追加されません。全ての新しい開発と機能は、.NET 6 が含まれる .NET Core ファミリーで行われます。そのため、ある時点で切り替えが必要になります。

更に、.NET 6 は .NET Framework よりもはるかに高速です。弊社のテストでは、回路図と Draftsman で大きな改善が見られました。BOM、コンパイル、ライブラリ作成等、その他の多くの領域では、小さな改善が見られます。

最後に、.NET Framework をインストールする必要はありません。.NET 6 を Altium Designer にバンドルできます。これにより、.NET Framework のインストールや Windows の更新による干渉によって発生する問題が解消されます。

詳細については、System Requirements のページをご参照ください。

データ管理の改善

コンポーネントの新しい 'Number of Pads Exceeds Number of Pins' チェック

Workspace コンポーネントに設定できる validation チェックの一部として、新しい Number of Pads exceeds Number of Pins 違反タイプを追加しました。このタイプの違反は、検証対象のコンポーネントへ割り当てられたフットプリント モデルのパッドの数が、コンポーネントの回路図シンボル モデルのピンの数を超えた場合に起こります。

この例では、コンポーネントに対して 2 つの違反が表示されます – パッドの数が回路図シンボルピンの数を超えているフットプリントごとに 1 つずつです。

Number of Pads exceeds Number of Pins 違反のデフォルトモードは、Error です。必要に応じて、Preferences ダイアログの Data Management – Component Rule Checks ページ で設定できます。

詳細については、Verifying a Component のページをご参照ください。

Item ID を外部の DB パラメータへ照合

データベース コンポーネント同期プロセスで、データベース パラメータを Workspace コンポーネントの Item ID へマップできるようになりました。CmpSync ドキュメントで必要なテーブルが選択されている時、Properties パネルの Parameter Mapping 領域を使用して、ID パラメータをソースデータベース パラメータへマップできます。 

詳細については、Component Database to Workspace Data Synchronization のページをご参照ください。

Altium Designer 24.8 で完全に公開された機能

以下の機能は、このバージョンで正式に公開されました:

• Ability to Disable Automatic Update of Drill Symbol Data – 24.6 から利用可能

Altium Designer 24.7

リリース日: 2024年7月23日 – バージョン 24.7.2 (build 38)

Altium Designer のリリースノート

回路図の改善

マルチパート コンポーネントの機能強化

マルチパート コンポーネントで 1 つのサブパートにのみプリミティブが定義されている場合、そのサブパートを回路図シートに配置すると、デジグネータのサフィックスは非表示になります。これは、alternate 表示モードの場合のみで、サフィックスは Normal 表示モードでは常に表示されます。また、サブパート/モードにプリミティブが無い場合、サブパート (または、alternate 表示モード) を選択できなくなりました。

❯❮ デュアル オペアンプ コンポーネントの回路図シンボルの例。normal モードでは、コンポーネントが 2 つのサブパートとして示されます。alternate モードでは、コンポーネントが 1 つのサブパートとして示されます。   回路図シートでは、選択された alternate モードでサブパートのみである場合、サブパートのデジグネータ サフィックスは表示されません。   サブパートにプリミティブが無い場合、サブパートを選択できなくなりました。   モードにプリミティブが無い場合、alternate 表示モードを選択できなくなりました。

詳細については、Creating a Schematic Symbol のページをご参照ください。

新しいポート違反を追加

Project Options ダイアログの Error Reporting タブの Violations Associated with Nets カテゴリへ新しい違反タイプを追加し、ソース回路図ドキュメント内に対応する/一致するポートが無いフラットデザインのポートを検出できるようになりました。Port with no matching ports エラー違反は、一致するポートが無い場合、またはポートが接続されていない場合に起こります。違反のデフォルトの状態は No Report です。

この違反タイプは、Project Options ダイアログの Options タブ の Net Identifier Scope オプションが Flat (Only ports global) 、または Global (Netlabels and ports global) に設定されている場合にのみ検出されます。

詳細については、Verifying Your Design Project のページをご参照ください。

代替部品用にシンボル/フットプリントを変更せずに維持する機能

回路図上のシンボルを変更したり、PCB へフットプリントを追加することなく、代替部品を選択できるようになりました。Properties パネルで、必要に応じて、下図に示す様に、Do not overwrite schematic symbol と/または Do not overwrite PCB footprint オプションを有効にします。選択した代替部品のパラメータは、ActiveBOMに忠実に表示されます。

詳細については、Working with the Variant Manager のページをご参照ください。

PCB デザインの改善

Layer Stack Manager へオプションを追加

Layer Stack Manager の Properties パネルへ、Power Integrity シミュレーションに重要ないくつかの主要パラメータを追加しました。Copper Resistance と Via Plating Thickness は、ボードのレイヤ構成のプロパティの一部として Properties パネルを使用して定義できます。

これらのパラメータは、基板を Ansys EDB 形式でエクスポートする 時に含まれます。Keysight のPower Analyzer の機能は、Via Plating Thickness パラメータも対応しています。このパラメータの値は、analyzer ドキュメントの Configuration 領域に表示されます。

詳細については、Defining the Layer Stack のページをご参照ください。

リターンパス ビア チェック (Open Beta)

高速信号が 1 つのリファレンス プレーンから別のリファレンス プレーンへ渡される場合、プレーン間でリターン信号を渡すためのリターンビアも必要です。信号ビアから特定の距離内にこのようなビアが存在するかどうかを確認するために、Return Path ルール で新しい Max Stitch Via Distance オプションを拡張しました。このオプションを使用すると、スコープされた信号のビアから特定の距離 (デフォルト値は 1.5mm) 内にリターンパス ビアが存在する必要があるかどうかを定義できます。リターンパス ビアにより、Layer Stack Manager のインピーダンス プロファイルで定義されたリファレンス層へ接続される必要があります。

制約マネージャ で設定された最大スティッチビアの距離制約の例

PCB Rules and Constraints Editor ダイアログで設定された最大スティッチビアの距離制約の例

ルールで Max Stitch Via Distance オプションが有効になっていて、ゼロ以外の値が定義されている場合、指定された距離内のリターンパス ビアの存在が Batch DRC の一部としてチェックされます。

最大スティッチビアの距離制約違反の例。ここでは、ネット DQS4R_N のビアに、指定された距離のリターンパス ビアがありません。

詳細については、High Speed Design のページをご参照ください。

トレースループ削除の機能強化 (Open Beta)

Interactive Router に自動ループ削除の新しい機能を導入しました。この更新により、Any Angle のコーナースタイルを使用して配線する時にループ削除機能を使用する際の動作や、ループ削除後のビア削除の動作を改善しました (以下を参照)。

ループ削除後のビアの削除

ビアとパッドが直接、接続されている場合、ループの削除後に不要と判断されるとビアが削除されるようになりました (インタラクティブ配線の Properties パネルで Remove Loops With Vias オプションが有効になっている場合)。

詳細については、Interactive Routing と Differential Pair Routing のページをご参照ください。

PCB CoDesign の改善

Altium へフィードバックを残す機能を追加

PCB CoDesign パネルへ Leave Feedback コントロールを追加し、PCB CoDesign 機能にのみ関連する提案や問題を Altium 開発者へ直接、フィードバックできます。

詳細については、PCB CoDesign のページをご参照ください。

制約マネージャの改善

デザイン間の制約セットのインポート/エクスポート

この機能を使用すると、制約セットをインポート、およびエクスポートできるため、異なるボードデザイン間で制約情報を素早く再利用できます。この新しい機能を使用するには、制約マネージャの Clearances、Physical、Electrical ビューで右クリックし、Export Constraint Sets、または Import Constraint Sets を選択します。

制約セットのエクスポート

Export Constraint Sets を選択すると、Constraint Sets for Export ダイアログが開き、現在、デザイン内に存在する全ての制約セットが表にリスト表示されます。チェックボックスを使用してエクスポートする制約セットを選択し、OK をクリックします。選択した制約セットは、拡張子が  *.CstrDot のファイルへエクスポートされます。それから、このファイルを別のデザインへインポートできます。

制約セットのインポート

Import Constraint Sets を選択すると、標準の File Explorer ダイアログが開き、インポートする *.CstrDot ファイルを選択できます。開いた Constraint Sets for Import ダイアログで、ファイルからインポートする制約セットを選択し、OK をクリックします。インポートされた制約セットは、制約マネージャの対応するビューを選択した時の Properties パネルで確認でき、オブジェクトへ適用できます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

フットプリント内のパッド間のクリアランスを無視するグローバル オプション

新しいグローバル オプションを使用すると、同じコンポーネント フットプリント内のパッド間のクリアランスを無視するかどうかを指定できます。このオプションは、回路図、または PCB から制約マネージャにアクセスした時、Clearances や Physical ビューから利用できます。Properties パネルの Clearances Settings 領域で Ignore Pad to Pad clearances within a footprint オプションを切り替えて、定義済みの全ての clearance ルールへ設定を適用できます。

詳細については、Defining Design Requirements Using the Constraint Manager のページをご参照ください。

ハーネスデザインの改善

Connection Table に Cavity のオプションを表示

Harness Manufacturing document (*.HarDwf) の Connection Table に表示される cavity のタイプをコントロールできるようになりました。Properties パネルの Display ドロップダウンを使用して、表示する cavity を選択します:

• Wires Only – ワイヤが接続されているピンのみを表示します
• Wires & Parts – ワイヤが接続されているピンと、ワイヤの無い sealed (密閉) コネクタの場合はプラグ等の追加された cavity 部品を表示します
• All Cavities – 接続されているワイヤや追加された cavity に関係無く、全てのコンポーネントの全てのピンを表示します (例えば、10 ピンのコンポーネントがある場合、10 個のピン全てがテーブルに表示されます)

❯❮

詳細については、Creating a Manufacturing Drawing for a Harness Design のページをご参照ください。

コメントを配置する機能

Wiring Diagram (*.WirDoc) と Layout Drawing (*.LdrDoc) へコメントを追加する機能を追加しました。コメントはユーザが追加するメモで、ドキュメント上の位置、オブジェクト、または領域に適用でき、他のユーザが返信できます。配置は、Place メニュー、右クリックのコンテキストメニュー、デザインスペースの右上にある  アイコン、または Ctrl+Alt+C ショートカットキーを使用して行うことができます。Layout Drawing に配置されたコメントを下図に示します。

詳細については、Document Commenting のページをご参照ください。

データ管理の改善

'Clone' メニュー コマンドの名称を変更

Clone コマンドは、その機能を明確にするために UI 全体で Make a copy に名称を変更しました。下図は、いくつかの場所の例です。

    

インポート/エクスポートの改善

xDX Designer インポートのパラメータ マッピングを定義するオプション

Mentor xDX Designer インポート ウィザードに、Footprint、Designator、Comment、Description のコンポーネント マッピングの置換パラメータを定義できるオプションを追加しました。下図に示す様に、区切り文字として ";" を使用して、テキストボックスに複数のパラメータをリスト表示できます。最初のパラメータが存在しない場合は、次のパラメータが順番に使用されます。

詳細については、Importing a Design from xDX Designer のページをご参照ください。

Altium Designer 24.7 で完全に公開された機能

以下の機能は、このバージョンで正式に公開されました:

• Pad Corner Radius/Chamfer as an Absolute Value - 24.0 から利用可能

Altium Designer 24.6

リリース日: 2024年6月18日 – バージョン 24.6.1 (build 21) 

Altium Designer のリリースノート 

PCB デザインの改善

ドリルシンボル データの自動更新を無効にする機能 (Open Beta)

パフォーマンスを向上するために、ドリルシンボルの自動 (ライブ) 更新を無効にしました。

• Hole Size Editor モードで PCB パネルのドリルシンボル データを更新するには、このモードでパネルの領域内を右クリックし、Refresh コマンドを選択します。
• ドリルテーブル内のドリルシンボル データを更新するには、ドリルテーブルを選択した状態で、Properties パネルの Actions 領域にある Refresh ボタンをクリックします。

 

3D-MID デザインの改善

フットプリントのフィルとリジョンの対応

フットプリントに標準パッドだけでなく、リジョンと/または、フィルも含まれている場合に、基板上へのコンポーネントの配置を対応しました。これにより、RF 形状 (アンテナ等) を含む、より複雑な形状のフットプリントを持つコンポーネントを基板上へ配置できます。

'自然な' ラインに沿った配線を対応

整列グリッドに新しい ‘UV’ Plane Kind を使用することで、3D 基板の表面上のより '自然な' ラインに沿って配線する機能を追加しました。従来の XYZ 平面を使用して生成される、より固定されたグリッドではなく、UV 平面は基板の表面に基づいてグリッドを生成し、基板の曲線に沿ったより自然なグリッドラインを提供します。

3D-MID ドキュメントのデザインスペースでオブジェクトが選択されていない時、Properties パネルの Alignment grid 領域にある Plane Kind ドロップダウンから UV を選択して、新しい平面の種類を選択します。  

スナップの優先順位を無視する機能

スナップの優先順位を無視する機能を追加し、既存のトレース間で配線する時に、そのトレースの中心線ではなくグリッドへスナップできます。スナップの優先順位コントロールは、Active Bar の Objects for snapping ボタン  () を使用します。

データ管理の改善

リリース時にライフサイクル状態を保持する機能を追加

Component Editor (Single Component Editing、または Batch Component Editing モード) から、接続された Workspace の新しいリビジョンへリリースする時、コンポーネントの現在のライフサイクル状態を保持する機能を追加しました。再リリース時に Edit Revision ダイアログで使用できる新しいオプション Preserve lifecycle state (推奨しません) によってコントロールできます。

この機能は、Allow to skip lifecycle state change for new revisions 操作権限が割り当てられているユーザが利用できます (Setting Global Operation Permissions for a Workspace について詳細を確認してください)。

Manufacturer Part Search パネルにお気に入りフィルタを追加

Manufacturer Part Search パネルへ 'お気に入りフィルタ' 機能を追加し、特定のパラメータ タイプをお気に入りとして選択できます。選択すると、現在のコンポーネント カテゴリのリストの先頭に移動します。お気に入りを選択するには、パラメータ フィルタの名称の右側にマウスを移動し、星アイコンをクリックします。お気に入りフィルタの設定は、個々のコンポーネント カテゴリに適用され、保存されます。

Workspace 以外のプロジェクトで SiliconExpert データを対応

SiliconExpert のデータ列を、接続された Workspace で管理されているプロジェクトだけでなく、Workspace 以外のプロジェクトの ActiveBOM ドキュメントに追加できるようになりました。

インポート/エクスポートの改善

KiCad インポーターの改善

KiCad バージョン 7、または 8 ソフトウェアを使用して作成された KiCad デザインを Altium Designer へインポートできるようになりました。

Ansys EDB エクスポーターの改善

PCB を Ansys EDB 形式でエクスポートする時、ネットクラスと差動ペアを対応し、プレーン層の 'Negative' 属性を無効にしました。

SiSoft を MathWorks へブランド変更

外部のブランド変更に伴い、UI 全体で SiSoft が MathWorks に置き換えられました (PCB エディタの File » Export メイン メニュー、出力ジョブファイルの Add New Export Output メニュー、Extensions and Updates 画面の Configure Platform ページのエクスポーター、および Altium Designer インストール ウィザード)。

Altium Designer 24.5

リリース日: 2024年5月22日 – バージョン 24.5.2 (build 23) ホットフィックス 1

Altium Designer 24.5.2 のリリースノート

回路図の改善

Supply Nets ルールの自動追加 (Open Beta)

PCB ドキュメントを更新する時、Supply Nets デザインルールを各電源ネット (つまり、パワーポート を含むネット、または パラメータセット を通じて Power Net パラメータが割り当てられているネット) へ追加することが提案されるようになりました。

❯❮ Supply Nets ルールは、パワーポート オブジェクトが接続されたネットへ追加されます。   Supply Nets ルールは、Power Net オプションが有効になっているパラメータセットが接続されたネットへ追加されます。

PCB デザインの改善

フットプリント反転の防止 (Open Beta)

このバージョンでは、X/Y 軸に沿ったフットプリントの不注意な反転 (これは通常、関連するキーボード ショートカットを使用して、コンポーネント、またはコンポーネントが関連付けられているルームを反転することによる結果です) を防止するための手段を追加しています。このような反転されたフットプリントは、検出されないと、コストのかかる再設計につながる可能性があります。このような反転の早期検出に対応するために、以下を導入しました:

• キーボード ショートカットを使用してコンポーネント/ルームを反転すると、新しい警告ダイアログが表示され、基板の同じ側での反転が本当に意図していることであることを明示的に確認するよう求められます。デフォルトでは、No ボタンがハイライト表示されていますが、意識的に Yes をクリックして反転を続行することもできます。

  

• 新しい Components with Mirrored Footprints チェック (デフォルトでは無効) を、PCB Health Check Monitor の Components 領域へ追加しました (PCB ドキュメントでオブジェクトが選択されていない時、Properties パネルの Health Check タブで設定します)。PCB デザインスペースに配置されたコンポーネントのフットプリントと、該当するソースライブラリ内の対応するフットプリント間のピンの変更を検出します。このような問題を修正できます (配置されたフットプリント インスタンスの反転が削除され、ソースライブラリで定義されたものと同じになります)。

  

  修正を適用する時は、反転関連の要素 (ピン、overlay、3D 外形) のみが考慮されることに注意してください。配置されたコンポーネントのフットプリントに対するその他の変更 (回転等) はそのまま残ります。

• Update From PCB Libraries tool (Tools » Update From PCB Libraries) を強化し、デジグネータと 3D 外形 (全てのレイヤにわたる) の変更を検出できるようになり、相違が Properties タブにリスト表示されます。このツールから生成された ECO によって影響を受けるフットプリントの不注意な反転に対する修正は、Health Check Monitor から適用されるものと全く同じです。

  

• Update From PCB Libraries ツール (または、出力ジョブ経由) で生成できる Footprint Comparison Report も、‘mirrored footprint detection.’ を対応するように強化しました。

  

ODB++ の改善 (Open Beta)

このバージョンでは、以下で説明する ODB++ 出力生成の機能強化があります。

ODB++ バージョン間を切り替える機能

この機能を使用すると、ODB++ バージョン 8.1 と従来のバージョン 7.0 を切り替えることができます。ODB++ Setup ダイアログの ODB++ Version オプションを使用して、必要なバージョンを選択します。

ODB++ Setup ダイアログで ODB++ Version として v. 8.1 オプションを選択した場合、Units として Millimeters 、または Inches を選択できます。v. 7.0 オプションを選択した場合、デフォルトで Inches が選択され、変更できません。

バリアントの対応

ODB++ バージョン 8.1 形式の出力を生成する時、ODB++ Setup ダイアログの Include Variants Data オプションを有効にして、全ての design variants ('No Variations' を含む) に関する情報を含めることができます。

このオプションを有効にすると、以下の情報が出力に含まれます:

• エクスポートされたバリアント内の各コンポーネントの状態 (fitted / not fitted)。
• エクスポートされたバリアントのコンポーネント レベルの alternate part(s) に関する情報。
• バリエーションに応じた各コンポーネントのパラメータ。
• 各バリアント/コンポーネントに適用されるカスタム パラメータ。

このオプションが無効の場合、出力は Outjob ファイルで選択されたバリアントに対して生成されます。出力が PCB エディタ (File » Fabrication Outputs » ODB++) から直接、生成される場合は、Projects パネルで選択されている現在、アクティブなバリアントに対して出力が生成されます。

Layer Subtypes の対応

リジッドフレキシブル基板製造を対応するために、ODB++ バージョン 8.1 形式の出力を生成する時、rigid と flex layer の subtypes に関する情報が含まれます。以下の layer subtypes を対応しています:

• COVERLAY – coverlay layerのクリアランス。
• STIFFENER – PCB 上に配置される stiffener material (補強材) の形状と位置。
• BEND_AREA – 折り曲げた PCB 上の領域にラベルを付けるために使用します。
• FLEX_AREA – 基板のフレキシブル部分のジオメトリを保存。
• RIGID_AREA – 基板のリジッド部分のジオメトリを保存。
• SIGNAL_FLEX – flex laminate 上の信号 (銅箔) 層。リジッドフレキシブル基板のrigid laminate上の信号と区別するために使用します。
• PG_FLEX – flex laminate 上の電源、GND (銅箔) 層。リジッドフレキシブル基板の rigid laminate 上の電源、GND 層と区別するために使用します。

ゾーンの対応

リジッドフレキシブル基板用の ODB++ バージョン 8.1 形式の出力を生成する時、zones ファイルが生成されるようになりました。生成された zones ファイル (生成された出力の \steps\pcb フォルダにあります) には、関連するレイヤや各ゾーンの外形の座標等、デザインで定義されている全てのゾーン (board regions) に関する情報が含まれています。

Stiffener Layer 上のジオメトリを対応

ODB++ 出力を v8.1 形式で生成する時、stiffener layer 上のジオメトリ情報 (プロファイルと厚さ) を生成するための機能を追加しました (画像を表示)。

バックドリル生成の更新

バックドリルを正しく処理するために、生成された ODB++ バージョン 8.1 形式の出力では、レイヤ構成マネージャ で定義されたレイヤの前のレイヤでバックドリルが停止するようになりました。

制約マネージャの改善

ディレクティブのインポートを機能強化

• 新しい Import values to Constraint Manager ダイアログでは、回路図から制約マネージャへのインポートの概要が表示されます。このインポートは、ダイアログ内の Import ボタンをクリックして完了します。このダイアログは、制約マネージャを右クリックして表示します (回路図ドキュメントからアクセスした時)。Import ボタンをクリックして、リスト表示された変更を制約マネージャへインポートできます。

  

• 以下に示すように、インポートされたディレクティブは青色で表示され、パラメータセットと差動ペアのシンボルが更新されます。

  

• ディレクティブがインポートされると、以下に示すように、Properties パネルに制約マネージャのルールが表示されます。

  

PCB 側での xNet の対応

PCB からアクセスした時、制約マネージャで xNet と xNet クラスを作成するための機能を追加しました。

定義された xNet と xNet クラスは、双方向 ECO プロセスを通じて PCB 側と回路図側の間で反映できます。

2 ピンネット用の xSignal を自動で作成

xSignal は、2 ピンネット用に自動で作成されるようになりました。2 ピンネットに対して Custom トポロジが選択されている時、そのピンはトポロジ編集領域へノードとして自動で追加され、提案された xSignal が自動で選択されます。

ハーネスデザインの改善

ハーネス オブジェクトの BOM コントロールを追加

BOM に含める内容をコントロールするために、Wiring Diagram (*.WirDoc) と Layout Drawing (*.LdrDoc) の様々なオブジェクトへ Type 欄を追加しました。Properties パネルの欄に関連付けられたドロップダウンを使用し、希望のオプションを選択します: Standard 、または Standard (No BOM)。このコントロールを利用できるオブジェクトを以下に示します。

Wiring Diagram

• Harness Wire

• Harness Cable

• Shield

Layout Drawing

• Harness Covering

• Layout Label

Workspace でのテンプレートの対応

接続された Altium 365 Workspace での Harness Wiring Diagram と Harness Layout Drawing テンプレートの作成、アップロード、編集、再利用を対応しました。

Preferences ダイアログの Data Management – Templates ページ を使用してテンプレートを管理できます。Add ボタンのドロップダウンにある Harness Wiring と Harness Layout コマンドを使用して、対応するタイプの新しいテンプレートを追加、または右クリックメニューを使用して既存のテンプレートを管理できます。

Harness Wiring Template と Harness Layout Template のコンテンツタイプ、およびHarness Wiring Templates と Harness Layout Templates のフォルダタイプは、対応するタイプのテンプレートを Workspace に保存するために利用できます。

シングルワイヤのカラーパラメータの表示

Wiring Diagram (*.WirDoc) でワイヤへ割り当てられている 2 次、および 3 次カラーパラメータの個別の表示アイコンは、Properties パネルで表示されなくなりました。下図に示すように、Color パラメータでパラメータの表示をコントロールし、定義された全てのワイヤの色の組み合わせ値が表示されます。

'Include Cut' パラメータをワイヤへ追加

新しい Include Cut パラメータをワイヤオブジェクトへ追加しました。このパラメータは、Harness Draftsman ドキュメント (*.HarDwf) に配置される Wiring List にワイヤを含めるかどうかをコントロールします。デフォルトでは、パラメータの Value は Yes (含める) です。除外するには、Value を No へ変更します。パラメータは、新しく配置されたワイヤに対して自動で追加されます。 既存のワイヤを Wiring List に含めたくない場合は、パラメータを手動で追加する必要があります。

データ管理の改善

Conflict 状態のファイルを Workspaceへ 保存するのを防止

ローカルの不一致がまだ存在する時 (つまり、プロジェクトに Conflict Prevention と呼ばれる状態のファイルが含まれており、Projects パネルに  VCS アイコンが表示されている) に Save to Server コマンドを使用しようとすると、新しい Action Required information ダイアログが表示され、 解決が必要な不一致ファイルがリスト表示されます。このようなファイルには、  VCS アイコンが付いたConflict Detected 状態が表示されます。Conflict Detected 状態のドキュメントの VCS コンテンツ メニューを使用して、Workspace から最新のレビジョンでドキュメントを更新するか、ローカルドキュメントを使用して不一致を解決します。

VCS コンテキストメニューを更新

Projects パネルのバージョンコントロール ステータスアイコンをクリックしてアクセスするコンテキストメニューを更新し、Modified、Out of date、Conflict Prevention 状態のドキュメントの種類に応じて、より集中した動作を実行できます。

❯❮

Out of date、Conflict Prevention、Conflict Detected 状態にあるドキュメントの VCS コンテキスト メニューには、Workspace から新しいドキュメントタブで最新のドキュメントレビジョンを開く新しい Open Remote Document Version コマンドが含まれています。

回路図ドキュメント、および PCB ドキュメントが Modified、Out of date, Conflict Prevention、Conflict Detected 状態にある場合、メニューには、回路図ドキュメントに対する Workspace の回路図比較機能、または PCB ドキュメントに対する PCB CoDesign 機能を使用して、ローカルドキュメントと Workspace 内の最新のドキュメントレビジョンを比較するコマンドも含まれています。

Z2Data からの部品データの取得

このバージョンでは、Z2Data から部品の高度なパラメータデータを取得するための機能を追加しました。Z2Data 統合機能へアクセスできる場合は、Z2Data が提供するメーカー部品用の高品質データ (部品パラメータや代替品等) を取得できます。Z2Data の統合により、詳細な部品データシート、ライフサイクルデータ、RoHS & REACH status、Z2Data 独自の 6-point part scoring algorithm 等、高度で包括的なサプライ チェーン、およびコンポーネントデータを利用できます。

SiliconExpert データシートの参照を追加

SiliconExpert が提供するデータシートに Altium Designer からアクセスできるようになりました。

• Manufacturer Part Search パネルでメーカー部品を選択すると、Datasheets 領域に SiliconExpert のデータシートがリスト表示されます。

  

• ActiveBOM の part choices とソリューションにある Datasheet ボタンを使用すると、SiliconExpert からのデータシートが開きます。

  

Altium Designer 24.5 で完全に公開された機能

以下の機能は、このバージョンで正式に公開されました:

• Support for Draftsman Documents in Multi-board Projects – 24.1 から利用可能

Altium Designer 24.4

リリース日: 2024年4月16日 – バージョン 24.4.1 (build 13)

Altium Designer 24.4.1 のリリースノート

回路図の改善

Alternate Mode でのマルチパート コンポーネントの使用

このバージョンでは、定義された Normal や Alternate Mode を通じて単一コンポーネントのみを使用して、マルチパート コンポーネントを単一のシンボル (全てのサブパート)、または複数のシンボル (個々のサブパートごとに 1 つ) として表示するための機能を対応しました。

デュアル オペアンプ コンポーネントの回路図シンボルの例。normal mode では、コンポーネントは 2 つのシンボルで表示されます。alternate mode では、コンポーネントは単一のシンボルとして表示されます。

コンポーネントにプリミティブの無いサブパートがある場合、回路図上にこれらのサブパートを配置しなくても、design validation の実行時に Unused sub-part in component の違反は起こらなくなりました (プリミティブのないパートは、SCH Library パネルに表示されるシンボルパートのリストのプリミティブを持つ全てのパートにリスト表示されます)。

PCB デザインの改善

コンポーネント 'Push' と 'Avoid' の選択ボックス

コンポーネントを Push、または Avoid Obstacles モードで移動する時、コンポーネント選択境界ボックスのユーザ定義ジオメトリ (PCB.ComponentSelection advanced setting に従います - 詳細を見る) が表示されるようになりました。

Polygon Pour Properties に 'Obey Rules' オプションを追加

配置されたソリッド ポリゴンでは、プロパティの一部として新しい Obey Rules オプションが利用可能になり、これは特定の幅未満のネックを削除する時に使用されます。新しいポリゴンに対してデフォルトで有効になっており、該当する最小幅制約から値を取得します。

ポリゴンの Obey Rules オプションが無効になっている場合、許可されるネックの最小幅は Remove Necks Less Than 欄によって決まります。この例では、この値は 0.12mm であり、約 0.14 mm のネックは許容されます。   Obey Rules オプションが有効な場合、許可されるネックの最小幅は、該当する Width 制約の最小幅値によって決まります。この例では、この値は 0.15mm であり、この値未満のネックは削除されます。

制約マネージャの改善

ディレクティブによる同期状態の表示を追加

このバージョンでは、制約マネージャ の制約と、回路図に配置されたディレクティブで定義された同等の制約間の同期状態のインジケーターを追加しました。

• 回路図内のオブジェクトにパラメータセット、または差動ペア ディレクティブが配置されており、このディレクティブに 制約マネージャ で同じオブジェクトに対して定義された値と異なる制約値がある場合、これらの値は、回路図 から 制約マネージャ へアクセスした時、制約マネージャーの Physical、または Electrical ビュー内の対応するセルの左側にオレンジ色のバーでマークされます(例えば、)。
• 制約の値が 制約マネージャ とディレクティブ間で同期している場合、表示は緑色のバーに変わります  (例えば、)。

オブジェクトに既存の制約が無い場合は、ビューの右クリックメニューから Import from Directives コマンドを使用して、ディレクティブから 制約マネージャ へデータをインポートできます。ディレクティブと同期している制約値が、Import from Directives コマンドを使用した後に 制約マネージャ で編集された場合、その後、Import from Directives コマンドを再度、使用しても同期されないことに注意してください。

Net A00 には Parameter Set ディレクティブが配置されており、このディレクティブには Width 制約が割り当てられています。   制約マネージャ の Physical ビューでは、ネット A00 の width 制約に関連するセルには、これらの値がディレクティブと同期していないことを示すオレンジ色のバーが表示されます。   Import from Directives コマンドを使用すると、ディレクティブのデータが 制約マネージャ へインポートされ、セルにはこれらの値がディレクティブと同期していることを示す緑色のバーが表示されます。   ディレクティブのプロパティでは、クラスとルールを追加、編集、削除するコントロールがグレー表示になっていることに注意してください。

Width/Gap 値の反映

制約マネージャ の Physical ビューから、単一のネット、または xNet (Min Width、または Preferred Width)、差動ペア (Min Width、Preferred Width、または Preferred Diff Pair Gap)、またはネット/xNet/差動ペアクラスは、以下の制約領域の対応する width (Min Width/Preferred Width/Max Width)、またはgap (Min Gap/Preferred Gap/Max Gap) 欄へ反映されます。オブジェクトに特定のルールが定義されていない場合にのみ、入力された値が他の欄へ反映されることに注意してください。 

Net A00 には現在、width 制約が割り当てられていません (つまり、これらの制約は All Nets ネットクラスから継承されています)。   ネットの width 制約 (この例では Min Width 制約) の値を入力した後...    ...値は width 制約の他の欄 (Preferred Width と Max Width) へ反映されます。

Draftsman の改善

BOM Table に Not Fitted コンポーネントのみを表示

PCB デザインプロジェクト (*.PCBDwf) 用に作成された製造図へ BOM table を配置できるようになり、現在、選択されている design variant で Not Fitted のコンポーネントのみが表示されます。これを行うには、選択した BOM table の Properties パネルの Show Components ドロップダウンから Not Fitted オプションを選択します。

ドロップダウンから Replaced オプションを選択して、alternate parts が選択されているコンポーネント、または現在のバリアントで様々なパラメータ値を持つコンポーネントのみを表示することもできます。

データ管理の改善

SiliconExpert YTEOL パラメータの実際の値を表示

SiliconExpert が提供する YTEOL パラメータ (5 年以上の値) が部品に含まれている場合、部品の概要データが表示される全ての場所に 5+ years エントリではなく、このパラメータの実際の値が表示されるようになりました (例えば、Manufacturer Part Search、または Components パネル内の Details ペインのヘッダ、または part choices)。

SiliconExpert コンプライアンス データシートへの参照

ActiveBOM (*.BomDoc)、Manufacturer Part Search パネル、Components パネル、Explorer パネル、また出力ジョブから BOM 出力 (PDF、または Excel 形式で) を生成する時等、SiliconExpert データを使用できる様々な場所へ、SiliconExpert コンプライアンス データシートへの参照を対応しました。

ActiveBOM ドキュメントからコンプライアンス データシートにアクセスする例。

Manufacturer Part Search パネルからコンプライアンス データシートにアクセスする例。

Workspace コンテンツのアイテム名を表示

直接、編集できる Workspace コンテンツタイプの場合、Item-Revision ID ではなく、作成、複製、または編集中のアイテムの名称が Projects パネルとドキュメントタブに表示されるようになりました。

Workspace のコンテンツ (回路図スニペット、管理された回路図シート、コンポーネント テンプレート、Draftsman シート テンプレート、レイヤ構成) を編集し、Projects パネルとドキュメントタブに項目名が表示された例。

最新の MS Access データベース ファイル形式の対応

データベースから Workspace へのコンポーネントの同期 (*.CmpSync)、および部品サプライヤーの同期 (*.PrtSync) を使用する時、最新の MS Access データベース形式 (*.accdb) のファイルをデータソースとして使用できるようになりました。

Altium Designer 24.4 で完全に公開された機能

以下の機能は、このバージョンで正式に公開されました:

• Rendering of Self-intersected Regions – 22.8 から利用可能
• Preventing Self-Intersections – 22.8 から利用可能
• Ability to Inherit a Component Template – 23.10 から利用可能

Altium Designer 24.3

リリース日: 2024年3月19日 – バージョン 24.3.1 (build 35)

Altium Designer 24.3.1 のリリースノート

Altium Designer 24.2

リリース日: 2024年2月15日 – バージョン 24.2.2 (build 26)

Altium Designer 24.2.2 のリリースノート

Altium Designer 24.1

リリース日: 2024年1月16日 – バージョン 24.1.2 (build 44)

Altium Designer のリリースノート

Altium Designer 24.0

リリース日: 2023年12月13日 – バージョン 24.0.1 (build 36) 

Altium Designer バージョン 24.0.1 のリリースノート