制御インピーダンスを持つPCB上でのインタラクティブ配線
デバイスのスイッチング速度が上がるにつれて、制御インピーダンスルーティングはデジタルデザイナーにとって注目の話題となっています。この記事では、シグナルインテグリティ分析エンジンを使用してコンポーネントのインピーダンスをマッチさせ、PCBエディターの制御インピーダンスルーティング機能をどのように使用するかを紹介します。
エンジニアリングの世界にはこんな言い方があります - デジタル設計で働く電子エンジニアには、シグナルインテグリティの問題を経験したことがある人と、これから経験する人の二種類しかいないと。それほど多くの年は経っていませんが、シグナルインテグリティという用語は専門家のためのものであり、高速設計でのみ対処する必要がありました。しかし、これらの高速設計でのデバイススイッチング速度はもはや特別なものではなく、急速に標準になりつつあります。集積回路技術の向上によりトランジスタのサイズが小さくなるにつれて、それらがスイッチする速度は上がります。このスイッチング速度がデジタル信号の整合性に影響を与えるのです。
幸いなことに、良い設計原則に従い、制御インピーダンス基板として設計を実装することで、多くの潜在的な信号整合性問題を回避することができます。これを達成するには、特定の設計ツールの機能が必要です - リンギングや反射の問題を持つ可能性のあるネットを検出する分析ツールと、正しいルーティングインピーダンスを達成することを可能にする基板設計ツールが必要です。Altium DesignerのPCBエディタには、これらの機能があります。
このページは、信号整合性の問題が何を引き起こすのか、そしてあなたの基板がそれらの問題に苦しむ可能性があるかどうかを理解するのに役立ちます。また、潜在的なSI問題を最小限に抑えるために採用する必要がある2つの設計アプローチ - コンポーネントのインピーダンスのマッチングと、制御インピーダンスルーティングについても議論します。
制御インピーダンスルーティング：必要なルーティングインピーダンスを提供するために、ルーティングの幅とクリアランス、および材料の特性と寸法を設定すること。
ルーティングが回路の一部になるとき
デバイスのスイッチング速度が上がるにつれて、プリント基板の設計者と製造者に対する要求も高まります。信号スイッチングのエッジの長さが、それを運ぶPCBトレースの長さよりも短くなると、そのトレースは回路の一部として扱わなければなりません。そのトレースにはインピーダンスがあり、特性インピーダンス（Zo）と呼ばれます。
これらの追加の回路要素の影響を管理する最良の方法は、特性インピーダンスが長さ全体で一貫しているようにトレースのルーティングを設計することです。これは制御インピーダンスルーティングと呼ばれる技術です。
トレースルーティングのインピーダンスは以下によって定義されます：
- トレースの断面積 - トレースの幅、高さ（銅の厚さ）、およびエッチングプロセス中に作成されたトレースの端の傾斜から決定されます。
- トレースから基準平面までの距離 - 信号エネルギーのリターンパスは、信号の経路と同じくらい重要です。このリターンパスは、隣接する基準平面内の信号経路に沿っています。
- 周囲の材料の特性 - 信号のエネルギーはトレースの銅内に含まれているわけではなく、スキン効果により、トレースを取り囲む誘電体材料を通っても移動します。誘電体材料の誘電率は、その誘電体がそのエネルギーの流れにどれだけ影響を与えるかを測定します。
Simbeorインピーダンス計算機は、指定されたインピーダンスを達成するために必要な幅を計算します。
制御インピーダンスルーティングが必要ですか？
制御インピーダンスルーティングを気にする必要があるかどうか、とあなたは尋ねるかもしれません。
理想的な状況では、コンポーネントの出力ピンから出る全てのエネルギーがPCB上の接続されたトラックに結合され、PCBルーティングを通じて他端の負荷入力ピンまで流れ、その負荷によって吸収されます。全てのエネルギーが負荷によって吸収されない場合、残ったエネルギーはPCBルーティングに反射して、ソース出力ピンまで流れることがあります。この反射エネルギーは元の信号と相互作用し、エネルギーの極性に応じてそれに加算されたり減算されたりして、リンギングを引き起こします。リンギングが十分に大きい場合、信号の整合性に影響を与え、予測不可能で誤った回路動作を引き起こす可能性があります。
では、このような問題が発生するかどうかをどうやって知ることができるのでしょうか？ソースピンがエッジ遷移を完了させ、その信号がロードピンに到達する前に、設計が反射エネルギーの影響を受ける条件が存在します。SI（シグナルインテグリティ）の問題が発生する可能性を判断するために使用される一般的な経験則に、「1/3立ち上がり時間」ルールがあります。このルールは、トレースが立ち上がり時間の1/3よりも長い場合、反射（リンギング）が発生する可能性があると述べています。ソースピンの立ち上がり時間が1ナノ秒である場合、0.33ナノ秒（FR4で約2インチ）よりも長いルートは、伝送線とみなされ、シグナルインテグリティの問題の候補となります。このような立ち上がり時間を持つデバイスを使用し、このような長さのルーティングを行うことがわかっている場合、PCB上でシグナルインテグリティの問題が発生する可能性があります。
電気エネルギーが経路を伝わる速度は伝播速度として知られており、以下のように表されます： Vp = 光速 / √誘電率定数 使用する値： Time = 1/3 * 立ち上がり時間 eR = 4 (FR4の近似値) C = 11.811 インチ/nSec (光速、ナノ秒あたりのインチ) √は平方根の記号です。 信号の整合性が問題になり得る経路の長さを見つけるには： LR = Time * Vp LR = Time * C / √ eR LR = .33 * 11.811 / 2 LR = 1.95 インチ
インピーダンスをどのように制御しますか？
エネルギーが源と負荷の間で行き来して反射される状況をどのように避けますか？それを避けるには、インピーダンスを一致させます。インピーダンスの一致は、すべてのエネルギーが源からルーティングに、そしてルーティングから負荷に結合されることを保証します。インピーダンスに関してボードをルーティングすることは、制御インピーダンスルーティングと呼ばれるか、別の言い方をすると、インピーダンスが管理されたボードは制御インピーダンスPCBと呼ばれます。
インピーダンス一致を達成するには、2つの異なる要素があります：1つ目はコンポーネントの一致、2つ目は必要なインピーダンスを与えるためのボードのルーティングです。
コンポーネントのインピーダンス一致
ルーティングだけでは、制御インピーダンスPCBを達成することはできません。まず、コンポーネントのインピーダンスを確認し、必要に応じて一致させる必要があります。
理想的には、設計キャプチャフェーズで潜在的な信号整合性の問題を持つ可能性があるネットを検出し、ボード設計プロセスが始まる前に追加の終端部品を含めることができます。出力ピンは低インピーダンスで、入力ピンは高インピーダンスであるため、インピーダンスマッチングを達成するために設計に終端部品を追加する必要がある可能性が高いです。
設計のスキーマティックキャプチャ段階で信号整合性分析を実行できます。ツール » 信号整合性コマンドを実行すると、エラーや警告のダイアログが表示されることがよくあり、すべてのコンポーネントに信号整合性モデルが割り当てられていないことを示します。信号整合性分析エンジンは、コンポーネントの指定に基づいてデフォルトモデルを自動的に選択します。続行をクリックしてデフォルトを使用するか、モデル割り当てをクリックしてモデルを調査および変更します。信号整合性モデル割り当てダイアログには、モデル割り当てボタンを介して信号整合性パネルからいつでもアクセスできます。
シグナルインテグリティ解析エンジンは、必要なインピーダンスと平均トラック長に対してデフォルト値を使用します。また、シグナル刺激（注入される理論的な信号の特性）に対してもデフォルト値を使用します。これらのデフォルトは、シグナルインテグリティパネルが開いた後、パネルのメニューボタン » 設定オプションコマンドを使用して設定できます。このコマンドはSI設定オプションダイアログを開きます（画像を表示）、ここでサプライネットも設定できます。プロジェクトにPCBが含まれている場合、レイヤースタック設定、サプライネット、およびシグナル刺激の設計ルールについてチェックされます。シグナルインテグリティ解析エンジンは、参照プレーンとして電源プレーンを必要とします。ポリゴンで覆われた信号層を使用することはできません。
シグナルインテグリティ解析エンジンはシステム拡張としてインストールされます。インストールされている場合、以下に示すように拡張機能 & 更新ビューのインストール済みリストに表示されます。現在インストールされていない場合は、設定ボタンをクリックしてインストールしてください。
設計の分析
ツール » シグナルインテグリティ コマンドを実行すると、設計が分析され、潜在的な問題があるネットが下記のように シグナルインテグリティ パネルで特定されます。
設計キャプチャ中に潜在的なシグナルインテグリティ問題をテストする。
パネルから、選択したネット（または複数のネット）に対して反射解析を実行できます。左側には、設計内のすべてのネットに対する解析結果が表示されます。ネットを選択し、 
ボタンをクリックするか（またはネット名をダブルクリックする）と、そのネットがパネルの右側にあるNetフィールドに転送されます。そこでは、そのネットに対して詳細な解析を実行できます。これには以下が含まれます：
- そのネット内のピンを調べ、シングルクリックでそのピンを回路図上でクロスプローブするか、ダブルクリックでそのピンに割り当てられたモデルをチェックして設定できます。
- そのネットに対して一つ以上の理論的な終端オプションを有効にします。
- ネットに対して反射解析を実行し、ネット内の各ピンでの挙動を示す波形のセットを生成します。
このパネルでは、可能な終端設定と値を実験できます。上記の画像で示されている信号完全性パネルの終端領域に直列抵抗オプションが有効になっていることに注意してください。パネルの下のセクションは、直列終端抵抗器を示しています。これは、反射解析に使用される最小および最大の理論的な直列終端抵抗値を定義する場所です（独自の値を入力するには提案チェックボックスを無効にします）。
結果の探索
反射波形ボタンをクリックすると、そのネットに対して正確な反射分析が実行され、結果は新しい波形ウィンドウ(*.SDF)に表示されます。
波形ウィンドウには以下が含まれます：
- 分析される各ネットのチャート。ウィンドウの下部にあるタブをクリックしてチャート間を切り替えます。
- 各チャートには、そのネットの各ピンでの信号動作を示すプロットが含まれます。
以下の画像は、前のパネル画像で選択されたネットの入力ピンでの結果のグラフを2つ示しています。最初のグラフは終端されていないネットの入力ピンで、2番目のグラフは元の終端されていないネットに対して、理論的な直列終端抵抗がソースピンに含まれている5つのスイープを含む6つのスイープを示しています。
反射解析は5回のパスで実行されました（スイープステップオプションの値 = 5）、理論的な終端抵抗が最小 = 20オームから最大 = 60オームまでステップします。5回のパス（最初のパスは20オーム、最後のパスは60オーム）はグラフの右側にリストされています。各ラベルをクリックすると、その結果が強調表示され、右下に理論的な終端抵抗値が表示されます。このネットに対して、40オームの直列終端抵抗が右の画像で選択されたグラフを生成します。
上のグラフは、信号整合性の問題を潜在的に抱えるネットの反射分析を示しています。下のグラフは、約40オームの理論的な直列終端抵抗器が追加された同じネットです。
配線のインピーダンスを決定するものは何か？
制御インピーダンスPCBを実現するための第二のステップは、トラックが定義されたインピーダンスを持つようにボードを配線することです。信号配線のインピーダンスに影響を与える要因には、ルートの寸法やPCBの製造に使用される材料の特性などがあります。
PCBエディタには、SimberianからのSimbeor®電磁信号整合性エンジンが含まれています。Simbeorのモデル精度は、3D全波解析、ベンチマーキング、実験的検証のための高度なアルゴリズムを使用して検証されています。Simbeorエンジンは、すべての現代のボード構造と材料をサポートしています。
Simbeor SFS
インピーダンスはSimbeor SFS、準静的フィールド解法によって計算されます。Simbeor SFSは、収束、比較、および測定によって検証された、モーメント法に基づく高度な準静的2Dフィールド解法です。この解法は誘電体と導体の境界をメッシュ化し、対応する方程式を解いて、テレグラフ方程式のための周波数依存のRLGC行列を構築します。
Simbeor SFSは、PCB接続部のインピーダンス、遅延、または減衰を評価するためには、全波解法である必要はありません。これは、そこで伝播する波が準TEMの性質を持っているためです。そのような波は、準静的2Dフィールド解法で抽出されたRLGCパラメーターを用いて正確にシミュレートすることができます。
Simbeor SFS解法のユニークな特性は、導体の粗さモデルをサポートしていることです。ただし、多層導体モデル（メッキ）はサポートしておらず、粗さはすべての導体に共通です。解法は準静的であり、マイクロストリップラインで発生する高周波分散（高周波数での高い誘電率を持つ誘電体内の場の高い集中）を解決に含んでいません。
► Simberian電磁信号完全性技術についてもっと学ぶ
サポートされるPCB構造
以下のPCB構造に対してインピーダンスを計算することができます：
- マイクロストリップ
- 対称ストリップライン
- 非対称ストリップライン
- -単一および差動共面構造
- 異なる誘電特性を持つ複数の隣接する誘電体層
制御インピーダンスルーティングのためのPCBの設定
制御インピーダンスルーティングは、特定のインピーダンスを提供するために、ルートの寸法とボード材料の特性を設定することに関係しています。これは、PCBエディタの「レイヤースタックマネージャ」で行われます。「レイヤースタックマネージャ」を開くには、メインメニューから「Design » Layer Stack Manager」を選択します。「レイヤースタックマネージャ」は、スキーマティックシート、PCB、および他のドキュメントタイプと同様に、ドキュメントエディタで開きます。 特定のインピーダンスを供給するために必要なトレース幅は、Layer Stack ManagerのImpedanceタブで設定されたインピーダンスプロファイルの一部として計算されます。 基づいています：
- インピーダンスタブで設定する目標インピーダンス、目標許容誤差、および粗さの値、および
- スタックアップタブで定義された材料設定、これには以下が含まれます:
- 信号層の厚さ
- 周囲の誘電体層の厚さ（基準平面からの距離）
- 誘電体材料の特性（誘電率Dkおよび損失因子Df）
これらが正しく設定されると、インピーダンス計算機は以下を計算するために十分な情報を持っています:
- トレース幅
- 計算されたインピーダンス (Z)
- 共通モードインピーダンス (Zcomm)
- インピーダンス偏差 (Z 偏差)
- 伝搬遅延 (Tp)
- 単位長さあたりのインダクタンス (p.u.l.)
- 単位長さあたりのキャパシタンス (p.u.l.)
計算された値は、Layer Stack Managerでインピーダンスタブが選択されているとき、以下に示すようにプロパティパネルの伝送線セクションに表示されます。
トップレイヤーでルーティングされた単一ネットに定義された50Ωのインピーダンスプロファイル。画像にカーソルを合わせると、L3レイヤーの同じプロファイルの設定が表示されます（画像提供：FEDEVEL Open Source, www.fedevel.com）。
レイヤースタックアップの設定
メイン記事： レイヤースタックの定義
銅と誘電体の製造レイヤーは、レイヤースタックマネージャーのスタックアップタブで設定されます。
- このタブでは、レイヤーの追加、削除、設定が行われます。リジッドフレックス設計の場合、このタブでレイヤーの有効化と無効化も行います。
- 現在選択されているレイヤーのプロパティは、グリッド内で直接編集するか、プロパティパネルで編集できます。デザインスペースの下部にある
ボタンをクリックしてパネルを有効にします。 - レイヤーグリッド内で右クリックするか、編集 » レイヤーを追加コマンドを使用してレイヤーを追加します。銅レイヤーを追加すると、隣接する既存のレイヤーも銅レイヤーである場合、誘電体レイヤーも追加されます。
- プロパティパネルのボードセクションでスタック対称性オプションが有効になっている場合、レイヤーは中間誘電体レイヤーを中心にして対になるように追加されます。
- レイヤーの材料は、選択された材料セルに直接入力するか、材料を選択ダイアログで選択できます。適切な材料を選択するためにダイアログを開くには、省略記号ボタン(
)をクリックします。 - 銅レイヤーに表面仕上げを追加できます。レイヤーを追加サブメニューを使用して、現在選択されている銅レイヤーに表面仕上げレイヤーを追加し、新しい表面仕上げレイヤーの省略記号ボタンをクリックして仕上げタイプを選択します。
- 選択されたレイヤーは、右クリックまたは編集メニューを使用して、同じタイプのレイヤー内で上下に移動できます。
- プロパティパネルのボード領域には、スタック対称性とライブラリ準拠を強制するオプションが含まれています。これについては以下で詳しく説明します。
- プロパティパネルのボード領域には、現在選択されているスタック（またはマルチスタックリジッド/フレックス設計のサブスタック）の概要が表示されます。
レイヤースタックの考慮事項
インピーダンスを制御するための基本的な要件は、各信号経路の下に信号のリターンパスを含めることです。Simbeor SIエンジンは、平面レイヤーとポリゴンで覆われた信号レイヤーの両方をサポートしています。これらのリターンパスレイヤーは、ボードスタックアップ全体に分散して配置されるべきです。理想的には、制御されたインピーダンスルーティングを持つ各信号レイヤーに隣接する少なくとも1つのリターンパスレイヤーが配置されます。隣接するリターンパスレイヤーは、信号のリターンパスを提供し、ここでは詳しく説明しませんが、その平面によって分配される直流電圧に関係なく、そうします。
平面を通るリターンパス電流は、信号レイヤー上のルートと同じ物理的な経路をたどろうとするので、重要な信号ルーティングの下にあるリターンパスレイヤー内の分割や切り欠きなどの不連続性を導入することを避けることが重要です。
信号層と平面層の適切な順序を選択するだけでなく、各層の材料特性を定義する必要もあります。これには以下が含まれます：
- 銅の厚さ
- 誘電体の厚さ
- 誘電率
これらの値と配線幅は、最終的なインピーダンスにすべて影響を与えます。必要なインピーダンスを達成するには、これらの値をすべて調整するプロセスになります。可能な銅と誘電体の厚さの値も、PCB製造業者から入手可能な材料によって制限される場合があることを覚えておいてください。
► 可能なレイヤースタックアップについてもっと学ぶ
インピーダンスプロファイルの定義
Simbeor エンジンは、PCB エディタのレイヤースタックマネージャー（設計 » レイヤースタックマネージャー）に組み込まれています。制御インピーダンスルーティング用にレイヤースタックを設定するには、レイヤースタックマネージャーのインピーダンスタブに切り替えて、インピーダンスプロファイルを追加および設定できます。
トップレイヤーでルーティングされた個々のネットに定義された50Ωのインピーダンスプロファイル。画像にカーソルを合わせると、L3レイヤーの同じプロファイルの設定が表示されます。
インピーダンスプロファイルの作成と設定に関する注意事項：
- 上記のように、レイヤースタックマネージャーでインピーダンスタブに切り替えます。
- インピーダンスプロファイルが定義されていない場合に表示される
ボタン（プロファイルが既に定義されている場合は、追加のインピーダンスプロファイルを追加するためにクリックする
ボタン）をクリックして、新しいプロファイルを追加します。 - プロパティパネルで必要なインピーダンスのタイプ、目標インピーダンス、および目標許容誤差を定義します。説明はオプションで、インピーダンスプロファイル名が表示される場所に表示されます。
- レイヤーのグリッドは2つの領域に分かれています。スタックアップ内のレイヤーが左に表示され、スタックアップ内の各信号レイヤーに対して、インピーダンスプロファイル領域の右にレイヤーが表示されます。プロファイル領域のレイヤーチェックボックスを使用して、そのレイヤーのインピーダンス計算を有効にします。上記の画像を例に、最も左の列に表示されているレイヤー番号を参照して、
L1、L3、L10、およびL12のレイヤーチェックボックスがオンになっており、インピーダンス計算のために有効になっています。 - プロファイル領域で有効にされたレイヤーをクリックすると、その選択された信号レイヤーのインピーダンスを計算するために使用されるレイヤーを除いて、レイヤースタック内のすべてのレイヤーがフェードアウトします（上記の画像に示されています）。インピーダンスプロファイル領域のトップRefおよびボトムRef列で、そのレイヤーの参照レイヤーを編集します。参照レイヤーのタイプは、
PlaneまたはSignalのいずれかにすることができます。例えば、上記の画像では、スタックアップのレイヤーL10がインピーダンス計算のために有効になっており、トップRefは9-L9（Planeレイヤー）に設定され、ボトムRefは11-L11（Signalレイヤー）に設定されています。ソフトウェアは、信号レイヤーが参照プレーンとして使用される場合、それが電源またはグラウンドネットに接続された連続した銅の平面を含んでいると想定します。 - このインピーダンスでルーティングを行う他の各レイヤーに対してインピーダンスプロファイルチェックボックスを有効にし、参照プレーンを設定します。上記の画像にカーソルを合わせると、L3レイヤーのS50インピーダンスプロファイルが表示されます。
- 計算されたルーティングトレース幅が注文できない値である場合は、幅とギャップの設定を調整できます。
幅とギャップ設定の調整
ソフトウェアは、目標インピーダンスと許容誤差からトレース幅を計算します。計算されたトレース幅が、例えば0.0683mmのように、注文できない値であることは珍しくありません。製造業者は、利用可能な材料の厚さとトレース幅の精度をどれだけ達成できるかをアドバイスします。その後、望ましい値から始めて、利用可能な寸法に調整したときの計算されたインピーダンス値への影響をテストするプロセスになります。
このテストと設定の調整プロセスをサポートするために、インピーダンス計算機は前方および逆方向のインピーダンス計算をサポートしています。デフォルトモードは前方です（インピーダンスを入力し、ソフトウェアが幅を計算します）。 
アイコンは計算された変数を示しています。
目標インピーダンスが50Ωの場合、前方計算での幅(W1)は94.6µmになります。下の画像は幅(W1)を95µmに設定した場合の逆計算を示しています。 計算を逆にして選択したレイヤーの異なるトレース幅を探るには、新しい幅 (W1)の値を入力してキーボードのEnterを押します。計算された値は、その幅に変更する影響を反映して更新されます。 ボタンをクリックして、計算機を前方計算モードに戻します。幅 (W2)に新しい値を入力すると、エッチング値が変わります。 差動ペア伝送線の結果を探るために、計算された変数 - トレース幅またはトレース間隙 - を指名してください。適切な ボタンをクリックします。他の変数を編集して目標インピーダンスを変更するか、または目標インピーダンスを変更して他の変数への影響を探ります。
エッチングファクター
PCB上の信号トレースは、不要な銅をエッチングで除去することによって製造されます。エッチャントが表面の銅をエッチングし始めるため、この銅はエッチャントとより長い時間接触します。その結果、トレースの完成した端は傾斜を持ち、下の画像に示されているように、完成したトレースの断面積が減少します。
エッチング中に失われるトレース端の銅の面積（両端）= X * Y
傾斜の量はエッチファクターとして参照されます。ここで：
エッチファクター = Y/X
もし Y = X ならば、エッチファクター = 1
プロパティパネルに示されている画像を参照してください：
カーソルを ? の上に置くと、式が表示されます。
エッチングファクターの標準定義は、トレースの厚さ / オーバーエッチングの量の比率として指定されます。これにより、次の式が得られます：
エッチングファクター = T/[0.5(W1-W2)]
このアプローチの欠点は、トレースの端が垂直であることを意味するオーバーエッチングがないことを指定するためには、エッチングファクターにinf（無限）の値を入力する必要があることです。エッチの量を指定することを簡素化するために、式は逆転され、オーバーエッチングがないことを示すために0（ゼロ）の値を入力できるようになりました。
エッチ = [0.5(W1-W2)]/T
銅の向き
エッチングファクターに影響を与えるもう一つの製造詳細は、銅の向きです。PCBのトレースは、ダイエレクトリック基板にラミネートされた連続した銅シートから不要な銅をエッチングによって取り除くことで形成されます。銅の向きは、その基板から銅が突出する方向を定義します。また、銅が上からか下からか、エッチングされる方向としても考えることができます。
「Trace Inverted」のチェックボックスをクリックして、銅の向きを上から下へ切り替えます。
銅の向きは、プロパティパネルで編集できます：伝送線セクション（インピーダンスタブがアクティブな場合）またはレイヤーセクション（スタックアップタブがアクティブな場合）で編集できます。また、銅の向き列がグリッドに現在表示されている場合、レイヤースタックマネージャーグリッドでも編集できます。
導体表面の粗さ
プリント基板の各銅層の表面には、ある程度の粗さがあります。PCB製造中に、銅層の表面は、銅と誘電体層との接着を向上させるために粗さを増加させる処理が施されます。この表面の粗さは、10 GB/sを超えるスイッチング速度での導体インピーダンスに大きな影響を与える要因となります。広範な研究と分析を通じて、業界の専門家は、表面粗さが表面粗さと粗さ係数の値から導出される粗さ補正係数によってモデル化できると結論付けました。
粗さの設定は、プロパティパネルのレイヤースタックマネージャーモードで利用可能です。これらのパラメータは、導電層にのみ使用されます。
表面の粗さは特性インピーダンスの計算に含まれます。
粗さ：
- モデルタイプ - 表面粗さの影響を計算するための推奨モデル（さまざまなモデルに関する詳細は以下の記事を参照してください）。サブスタック内のすべての銅層に適用されます。
- 表面粗さ - 表面粗さの値（製造業者から入手可能）。0から10µmの間の値を入力してください、デフォルトは0.1µmです
- 粗さ係数 - 粗さの効果による導体損失の予想される最大増加を特徴づける。1から100の間の値を入力してください；デフォルトは2です。
さらに読む
- 導体の粗さがインターコネクトの信号損失と分散に与える影響を分析する実用的方法論：Y. Shlepnev, C. Nwachukwu, DesignCon2012。
- 導体表面の粗さモデリングに対する統一的アプローチ：Y. Shlepnev, 2017 IEEE 第26回電子パッケージングおよびシステムの電気性能に関する会議 (EPEPS2017)
共面伝送線構造のサポート
Layer Stack Managerのインピーダンス計算機は、単一および差動コプレーナ構造をサポートしています。新しいインピーダンスプロファイルを作成し、インピーダンスプロファイルのタイプドロップダウンリストからSingle-CoplanarまたはDifferential-Coplanarを選択します。
コプレーナ構造の取り扱い：
- 標準の単一および差動インピーダンスと同様に、各変数の値は、ユーザー定義の目標インピーダンスと目標許容誤差、およびボード層の物理的特性に基づいて自動的に計算されます。これらの自動計算された値は、プロパティパネルのレイヤースタックマネージャーモードの編集ボックスに新しい値を入力することで調整できます。
- 共面構造でルーティングされるようにしたい信号ネットをターゲットにするには、インピーダンスプロファイルを使用オプションが有効になっているルーティング幅（または差動ペアルーティング）の設計ルールを構成し、必要な共面インピーダンスプロファイルを選択します。
- 共面構造には、信号ルートの両側に参照平面が必要です。これは、配置したポリゴンまたはステッチングビアが追加された場合に、ネットにシールドを追加コマンドによって作成できます（以下で詳細）。ポリゴンを配置する場合、このポリゴンと信号ルートとの間の隔離は、Simbeorインピーダンス計算機によって決定されたクリアランス(S)値によって定義されます（上記および下記の画像に表示されているプロパティパネルに表示）。参照ポリゴンと信号ルート間のクリアランスを制御するために、クリアランス設計ルールを構成します（画像を表示）。
- 共面構造が接地されている場合、信号トレースの両側にビアフェンスを含めることは一般的な慣習です。これを行うには、PCBエディタのツール » ビアステッチング/シールディング » ネットにシールドを追加コマンドを使用します。ビアを配置するだけでなく、シールディング銅を追加オプションを有効にすることで、このコマンドはビアフェンスを覆うポリゴンも配置できます。右下の画像に示されています。
► ビアシールディングについてもっと学ぶ
インピーダンス計算機は信号特性とクリアランス（最初の画像）を決定し、そのクリアランスをビアシールディングの距離設定で使用します。
レイヤー材料の選択
制御インピーダンス設計では、レイヤースタックアップで使用される材料の選択が非常に重要です。
たとえば、PCBを製造するための最も一般的な材料は、ガラス繊維（ファイバーグラス）で強化されたエポキシ樹脂であり、両側に銅箔が貼り付けられています。ガラス繊維布の織りの密度は、誘電率定数Dk（誘電率）と損失正接Dfの値と一貫性に影響を与えます。織られたガラス繊維の周りには樹脂があります - 使用される樹脂の割合も、材料の性能において重要です。 ガラス繊維の織りには多種多様なものがあります。PCB製造に使用されるガラス繊維ベースの材料の予測可能性と性能を確保するために、IPCは織りに関する標準を持っています： IPC標準 IPC-4412B: 印刷基板用「E」ガラスから織られた完成布の仕様
材料ライブラリ
設計者として、Layer Stack Managerで直接材料のプロパティを編集するか、Altium Material Libraryから材料を選択することができます。
ライブラリ全体は、Altium Material Library ダイアログ（ツール » マテリアルライブラリ）で閲覧（および追加）できます。
材料は使用カテゴリに分類され、ダイアログの左側にあるツリー構造を通じてアクセスされます。このレベルの下では、各使用カテゴリが機能カテゴリに分けられており、導電層材料、誘電体層材料、表面層材料などがPCB層材料カテゴリに含まれます。
材料の追加、保存、および読み込み
特定の材料カテゴリがツリーで選択されると、新しい材料をライブラリに追加できます。外部材料ライブラリで定義された材料は（読み込みボタンで）読み込むことができ、Altium Material Libraryダイアログで追加されたユーザー定義の材料もユーザーライブラリに保存できます（保存ボタン）。保存されるのはユーザー定義の材料のみです。
材料にカスタムプロパティを追加する
ライブラリ（デフォルトおよびユーザー定義の材料）に詳細な材料にカスタムプロパティを追加できます。カスタムプロパティを追加するには、まず左側のツリーで正しいノードを選択して、追加する材料を定義し、次に 
ボタンをクリックしてMaterial Library Settingsダイアログを開きます。
必要な値は、Altium Material Libraryダイアログで選択された材料に追加できます。行を選択して編集ボタンをクリックします。
プロパティパネル
レイヤースタックドキュメントのインピーダンスタブがアクティブな場合、プロパティパネルを使用してインピーダンスプロファイルの要件を設定できます。必要なインピーダンスプロファイルは、ルーティング幅または差動ペアルーティングの設計ルールで選択できます。
- インピーダンスプロファイル
- 説明 – 意味のある説明を入力してください。このフィールドはオプションで、インピーダンスプロファイル名が表示される場所で表示されます。
- タイプ – ドロップダウンを使用してインピーダンスのタイプを選択してください。選択肢にはシングル、ディファレンシャル、シングル・コプレーナ、ディファレンシャル・コプレーナがあります。
共面構造インピーダンスおよび標準の単一/差動インピーダンスを扱う際、各変数の値は、ユーザーが定義した目標インピーダンスと目標許容誤差、およびボード層の物理的特性に基づいて自動的に計算されます。これら自動計算された値は、レイヤースタックマネージャーモードのプロパティパネルの編集ボックスに新しい値を入力することで調整できます。
- 目標インピーダンス – 目指すインピーダンスを入力してください。
- 目標許容誤差 – 目指す許容誤差を入力してください。製造業者と相談し、製造業者が提供できる現実的な許容誤差の値を見つけてください。
- 伝送線路
- トレース反転 – このオプションを有効にすると、プロパティパネルで示されているようにトレースが反転します。このオプションは、スタックアップタブがアクティブなときに表示される銅の向きオプションと同じで、銅がコアにラミネートされる方向を定義します。銅の向きは、その基板から銅が突き出る方向を定義します。また、銅が上からか下からか、エッチングされる方向として考えることもできます。
- エッチング – エッチングファクターは
= T/[(W1-W2)/2]で、銅の厚さの二乗によってトレースの総断面積を減少させます。ボード製造業者に相談し、彼らのプロセスによって作成されるエッチングについての情報を得てください。
- 幅 (W1) / (W2) - W1はルーティングするトレースの幅で、W2はエッチング後のそのトレースの上面の幅で、エッチ係数が適用されます。トレース幅には前方/逆方向の計算機能があります。デフォルトでは、入力した目標インピーダンスに基づいて幅が計算されます（前方計算）。その幅は製造業者が提供できない値、例えば5.978のような値であり、彼らはもっと合理的な値、例えば6.0を望むかもしれません。幅フィールドに6.0を入力し、キーボードのEnterを押すと、計算された値（インピーダンス、偏差など）が再計算されます。
ボタンが灰色になり（非アクティブになり）、逆計算モードになります。ボタンをクリックしてアクティブにすると、再び前方モードになり、幅 (W1)は計算された値に戻ります。この機能により、実際に製造可能な幅のオプションを探ることができます。W2の値を手動で入力すると、エッチ係数が適切に更新されます。 - インピーダンス - ソフトウェアは、ボードを製造するために使用される材料（銅、コア、プレプレグ）の特性と、トレースの断面積（トレースの幅、厚さ、エッチ係数によって決定される）に基づいてインピーダンスを計算します。
- 偏差 - これは、望んでいたもの（目標インピーダンス）と得られたもの（計算されたインピーダンス）の差の尺度です。ソフトウェアは、ボードを製造するために使用される材料（銅、コア、プレプレグ）の特性と、トレースの断面積（トレースの幅、厚さ、エッチ係数によって決定される）に基づいて、インピーダンス偏差（実際に得られるもの）を計算します。
- 遅延 - これは、信号が送信者から受信者に到達するまでの時間です。
- インダクタンス - インピーダンス計算機は、インピーダンス値を使用して、単位長さあたりのインダクタンスを計算します。
- キャパシタンス - インピーダンス計算機は、インピーダンス値を使用して、単位長さあたりのキャパシタンスを計算します。
- ボード
- スタックの対称性 - 中央の誘電体層を中心にして、対になる層を追加することを可能にします。有効にすると、レイヤースタックが中央の誘電体層を中心に対称であるか直ちにチェックされます。中央の誘電体基準層から等距離にある任意の層のペアが同一でない場合、スタックが対称でないダイアログが開きます。
- ライブラリの遵守 - 有効にすると、材料ライブラリから選択された各層について、現在の層のプロパティがライブラリ内のその材料定義の値と照合されます。
- サブスタック – これは現在選択されているサブスタック（レイヤー、誘電体、厚さなど）に関する情報です。サブスタックを切り替えると、この情報はそれに応じて更新されます（現在選択されているサブスタックに対して）。
- スタック名 – 意味のあるサブスタック名を入力してください。このフィールドは、X/Yスタックアップ領域がレイヤーサブスタックに割り当てられる場合に便利です。
- フレックスか – サブスタックがフレックスである場合は有効にしてください。
- レイヤー数 – レイヤーの総数。
- 誘電体数 – 誘電体の総数。
- 導電層の厚さ – 導電層（銅信号層とも呼ばれます）の厚さ。
- 誘電体の厚さ – 誘電体層の厚さ。
- 総厚さ – ボードの総厚さ。
- その他
- 粗さ – 導電層の粗さを示します。
- モデルタイプ – 表面粗さの影響を計算するための推奨モデル（さまざまなモデルに関する以下の記事を参照してください）。すべての銅層（サブスタックであるべきか？）に適用されます。
- 表面粗さ – 表面粗さの値（製造業者から入手可能）。0から10µmの間の値を入力してください。デフォルトは0.1µmです
- 粗さ係数 – 粗さの効果による導体損失の予想される最大増加を特徴づける。1から100の間の値を入力してください。デフォルトは2です。
設計ルールの設定
ルーティングインピーダンスは、ルートの幅と高さ、および周囲の誘電体材料の特性によって決定されます。レイヤースタックマネージャーで定義された材料特性に基づいて、各インピーダンスプロファイルが作成されるときに必要なルーティング幅が計算されます。材料特性によっては、ルーティング層が変わると幅が変わる場合があります。この要件は、ルーティング層を変更すると幅が変わることが、PCBルールと制約エディタ（設計 » ルール）で設定された適用可能なルーティング設計ルールによって自動的に管理されます。
ほとんどのボード設計では、特定のネットセットが制御されたインピーダンスでルーティングされます。一般的なアプローチは、これらのネットを含むネットクラスまたは差動ペアクラスを作成し、次にこのクラスを対象とするルーティングルールを作成することです。下の画像に示されています。
通常、最小幅、最大幅、および推奨幅を手動で定義します。これは、すべてのレイヤーに適用するために上部の制約設定で行うか、またはレイヤーグリッドで各レイヤーごとに個別に行います。制御インピーダンスルーティングの場合は、代わりにインピーダンスプロファイルを使用オプションを有効にし、次にドロップダウンから必要なインピーダンスプロファイルを選択します。これが完了すると、ルールの制約領域が変更されます。最初に気付くことは、利用可能なレイヤー領域がもはやボード上のすべての信号レイヤーを表示しなくなることです。これで、選択されたインピーダンスプロファイルで有効にされたレイヤーのみが表示されます。推奨幅値（および差動ペアギャップ）は、各レイヤーに対して計算された幅（およびギャップ）を反映して更新されます。これらの推奨値は編集できませんが、最小値と最大値は編集できます。これらを適切な小さい/大きい値に設定します。その後、通常の方法でネットをインタラクティブにルーティングできます。
ルーティング幅の設計ルール
片面ネットの場合、ルーティング幅はルーティング幅の設計ルールによって定義されます。
インピーダンスプロファイルを使用することを選択した場合、利用可能なレイヤーと優先幅は選択されたプロファイルによって制御されます。
差動ペアルーティング設計ルール
差動ペアのルーティングは、差動ペアルーティング設計ルールによって制御されます。
差動ペアの場合、利用可能なレイヤー、推奨幅、および推奨ギャップは選択されたプロファイルによって制御されます。
► 差動ペアルーティングについてもっと学ぶ
リターンパス設計ルール
リターンパスの中断やネックは、リターンパス設計ルールによって検出できます。リターンパス設計ルールは、指定された参照レイヤー上または下にある信号の連続したシグナルリターンパスをチェックします。リターンパスは、参照信号レイヤーまたはプレーンレイヤー上に配置されたフィル、リージョン、ポリゴンプアから作成できます。
リターンパスレイヤーは、リターンパス設計ルールで選択されたインピーダンスプロファイルで定義された参照レイヤーです。これらのレイヤーは、信号のパスに沿って指定された最小ギャップ（信号エッジを超える幅）が存在することを確認するためにチェックされます。ハイスピードルールカテゴリに新しいリターンパス設計ルールを追加します。
リターンパス層は選択されたインピーダンスプロファイルで定義され、信号エッジを超えるパス幅は最小ギャップによって定羀されます。
以下の画像は、NetXの信号に対して検出されたリターンパスエラーを、最小ギャップ設定0.1mmで示しています。リターンパスエラーを見つけやすくするために、DRC違反表示スタイルを違反の詳細は表示するが違反オーバーレイは表示しない（画像を表示）に設定すると良いでしょう。設定ダイアログでこれを行うと、違反している全体のオブジェクトではなく、ルールが失敗した正確な場所が強調表示されます。
► Altium Designerにおける高速設計についてもっと学ぶ
必要なインピーダンスでのネットのルーティング
ボードをルーティングし、レイヤーを変更する際、ソフトウェアは指定されたインピーダンスを達成するために必要なサイズにトラック幅を自動的に調整します。このインタラクティブな制御インピーダンスルーティングは、制御インピーダンスPCBを設計する作業を大幅に簡素化します。
ルートの長さ調整
高速設計をルーティングする際の主な課題の2つは、ルートのインピーダンスを制御し、重要なネットの長さを一致させることです。インピーダンス制御ルーティングは、出力ピンから出た信号が目的の入力ピンに正しく受信されることを保証します。ルートの長さを一致させることは、タイミングが重要な信号が目的のピンに同時に到着することを保証します。ルートの長さを調整し、一致させることは、差動ペアルーティングの重要な要素でもあります。 
アコーディオンパターンが追加され、差動ペアの長さが一致するようになりました。 インタラクティブ長さ調整およびインタラクティブ差動ペア長さ調整コマンド（ルートメニュー）は、設計内の利用可能なスペース、ルール、障害物に応じて、可変振幅波形（アコーディオン）を挿入することにより、ネットまたは差動ペアの長さを最適化し、制御するための動的な手段を提供します。
► 長さのチューニングについてもっと学ぶ
ルーティングされたボードのシグナルインテグリティのテスト
設計キャプチャ中に想定されたルーティング長とルーティングインピーダンスを使用してネットをテストしたのと同じように、ルーティングが完了したら、このプロセスをボード上で繰り返して、潜在的なインピーダンスの不一致や反射の問題をチェックする必要があります。PCBエディタのツールメニューからシグナルインテグリティコマンドを起動します。PCBはプロジェクトの一部であるため、レイヤースタックマネージャーで定義された材料の特性と寸法、およびボード上のルートの実際の幅が、シグナルインテグリティテストに使用されるインピーダンスの計算に使用されます。
指定されたインピーダンスの達成
正しいインピーダンスを達成するために行う反復的な寸法調整プロセスを超えて、製造されたPCB上で達成される最終的なインピーダンスに影響を与える他の要因があります。これには、PCBで使用される誘電体材料の一貫性と安定性、およびエッチングプロセスの一貫性と品質が含まれます。制御インピーダンスPCBが必要な場合は、PCB製造業者とこれについて話し合うべきです。一部の製造業者は、希望するスタックアップを提供するとトラックのジオメトリについてアドバイスできる場合があります。多くの場合、彼らは製造する各パネルにインピーダンステストクーポンを含めることができます - これはボード上で達成された実際のインピーダンスを測定するために使用できます。
追加の資料とリソース
この記事は、信号整合性と制御インピーダンスPCB設計のトピックについての導入を提供します。以下のリンクを使用して、認識された業界の専門家によって開発されたリソースをさらに学び、アクセスしてください。