层堆栈管理器增强功能

本次发布为高速板设计新增并改进了许多功能，其中包括：新增返回路径设计规则；基于延迟的网络长度分析；对蛇形布线的支持；以及新增的交互式网络长度调节引擎。

高速设计工具组中还新增了一款内置于“层堆栈管理器”的阻抗计算器。

本次发布还改进了阻抗计算支持结构的准确性和类型，包括：

• 新增共面传输线结构：Simbeor阻抗计算器现在支持单端和差分的共面结构。
• 改进了对物理结构尺寸属性的控制：添加了对用户定义蚀刻走线宽度的支持；在走线上定义阻焊层厚度的能力；以及对具有不同相对介电常数的相邻介电层的支持。
• 导体表面粗糙度建模：信号开关频率越高，集肤效应越大。当频率大于10GB/s时，铜表面的粗糙度成为影响导体损耗的重要因素。现在，用户可以对表面粗糙度进行建模，并将其纳入阻抗计算中。

新增共面传输线结构

现在，“层堆栈管理器”中的阻抗计算器支持单端和差分的共面结构。创建一个新的阻抗配置文件，然后从阻抗配置文件类型下拉列表中选择单端共面或差分共面。

使用共面结构：

• 与标准单端阻抗和差分阻抗一样，每个变量的值都是根据用户定义的目标阻抗和目标容差以及电路板层的物理属性自动计算的。通过在属性面板的层堆栈管理器模式的编辑框中输入新的值，可以调整上述自动计算值。
• 如需以您希望使用共面结构布线的信号网络 为目标，请在启用“使用阻抗配置文件”选项并选择要求的“共面阻抗配置文件”后，配置布线宽度（或差分对布线）设计规则。
• 共面结构在信号布线两侧各需要一个参考面；参考面可以通过您放置的多边形创建，如果添加了缝合孔，则通过向网络添加屏蔽的命令来创建。如果您正在放置多边形，则该多边形与信号布线之间的间隔由Simbeor阻抗计算器确定的间距值定义（如上图和左下图所示，在属性面板中显示）。配置间距设计规则，以控制多边形和信号布线之间的间距（显示图像）。
• 当共面结构接地时，通常沿着信号走线各侧添加一条过孔栅栏，用户可以使用PCB编辑器中的工具»缝合/屏蔽孔»向网络添加屏蔽命令来完成这一操作。除了放置过孔之外，通过启用添加屏蔽铜选项，此命令还可以在信号布线周围铺上铜，以覆盖过孔栅栏，如右下图所示。
  ► 了解有关屏蔽孔的更多信息

  阻抗计算器准确算出信号属性和间距（左图），在屏蔽孔“距离”设置中使用该间距。

导体表面粗糙度

印刷电路板上的每个铜质电路层的表面都具有一定的粗糙度。在PCB制造过程中，对铜质电路层表面进行处理以增加粗糙度，从而改善铜质电路层与介电层之间的附着力。当开关速度超过10GB/s时，这种表面粗糙度会成为影响导体阻抗的重要因素。通过广泛的研究和分析，行业专家得出结论，即可以通过衍生自表面粗糙度和粗糙度系数值的粗糙度校正系数对表面粗糙度进行建模。

在“属性”面板的层堆栈管理器中添加了粗糙度区域。这些参数仅用于导电层。

表面粗糙度被包括在特征阻抗的计算中。

粗糙度

• 模型类型——用于计算表面粗糙度影响的首选模型（有关各种模型的更多信息，请参考以下文章）。适用于堆栈中的所有铜质电路层。
• 表面粗糙度——表面粗糙度的值（可从制造商处获取）。输入介于0到10微米之间的值，默认值为0.1微米。
• 粗糙度系数——表征由于粗糙度效应而导致的导体损耗的预期最大增量。输入介于1到100之间的值，默认值为2。

了解更多

• Practical methodology for analyzing the effect of conductor roughness on signal losses and dispersion in interconnects: Y. Shlepnev, C. Nwachukwu, DesignCon2012. 
• Unified approach to interconnect conductor surface roughness modelling: Y. Shlepnev, 2017 IEEE 26st Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS2017)