Конструирование высокоскоростных плат в Altium Designer

Главная страница: Передовые технологии конструирования

Высокоскоростные конструкции в Altium Designer

Конструирование высокоскоростных печатных плат – это процесс балансирования между техническими требованиями, технологиями устройств, материалами и методами изготовления для создания платы, передающей сигналы между компонентами с обеспечением их целостности.

Что необходимо учитывать

Процесс трассировки платы с высокоскоростными сигналами требует управления следующими аспектами:

• Могут понадобиться оконечные компоненты.
• Определение сигналов, к которым необходимо применить правила проектирования для высокоскоростных конструкций.
• Механические размеры трасс – для трассировки с контролируемым импедансом.
• Свойства и размеры материалов платы.
• Количество и расположение слоев в стеке.
• Возвратные пути высокоскоростных сигналов.
• Влияние и конфигурация переходных отверстий.
• Конфигурация и настройка дифференциальных пар.
• Конфигурация длин трасс и контроль над ними.

Анализ целостности сигналов до и после компоновки

На ранних стадиях процесса проектирования важно определить сигналы, для которых может понадобиться согласование импедансов, для того чтобы включить оконечные компоненты до завершения процесса размещения компонентов. Поскольку выходные выводы имеют низкий импеданс, а входные – высокий, скорее всего, понадобится добавить оконечные компоненты в проект для согласования импедансов.

Altium Designer включает в себя имитатор целостности сигналов, который доступен как на этапе ввода схемы, так и на этапе компоновки платы, что позволяет выполнить анализ целостности сигналов до и после компоновки (Tools » Signal Integrity). Имитатор целостности сигналов моделирует работу растрассированной платы на основе вычисленного характеристического импеданса трасс в сочетании с информацией макромодели буфера ввода/вывода в качестве входных данных для моделирования. Имитатор основан на моделировании быстрого отражения и перекрестных помех, которое производит очень точное моделирование с использованием проверенных в отрасли алгоритмов.

Поскольку и ввод схемы, и конструирование платы используют систему интегрированных компонентов, которая связывает схемные символы с соответствующими посадочными местами, имитационными моделями SPICE и макромоделями целостности сигналов, анализ целостности сигналов может быть выполнен на этапе ввода схемы до создания конструкции платы. При отсутствии конструкции платы это средство позволяет задать физические характеристики конструкции из имитатора целостности сигналов, например, необходимый характеристический импеданс трасс. На этом этапе проектирования до компоновки имитатор целостности сигналов не может определить фактическую длину конкретных соединений, поэтому для расчетов линий передачи он использует задаваемую пользователем среднюю длину соединений. Точный подбор длины по умолчанию с учетом размеров предполагаемой платы позволяет получить достаточно точное представление о вероятной целостности сигналов конструкции.

Цепи с потенциальными проблемам отражений могут быть найдены, и дополнительные оконечные компоненты могут быть добавлены в схему до компоновки платы. Номиналы этих компонентов могут быть заданы точнее после выполнения анализа целостности сигналов после компоновки.

Имитатор целостности сигналов позволяет определить цепи с потенциальными проблемами отражений. Обратите внимание, что измерения можно провести прямо на графиках.

► Узнайте больше о Согласовании импедансов компонентов

Определение высокоскоростных сигналов

Главные страницы: Определение путей высокоскоростных сигналов с помощью xSignal, xSignal Wizard

Конструирование высокоскоростных плат – это искусство управления потоком энергии от одной точки на печатной плате к другой. Вам как конструктору необходимо сосредоточиться на том, чтобы применить проектные ограничения к сигналу, который проходит от одной точки на плате до другой. Этот сигнал не обязательно является одной цепью на печатной плате. Сигнал может быть одной из ветвей A0 в конструкции, которую вы собираетесь растрассировать с помощью Т-образной топологии, в то время как другая ветвь A0 является еще одним сигналом, на котором также необходимо сосредоточиться, и нужна возможность сравнить длины этих двух сигналов. Либо сигнал может включать в себя последовательный оконечный компонент на своем пути (который редактор печатных плат видит как один компонент и две цепи печатной платы), и если этот сигнал находится в дифференциальной паре, его длину необходимо сравнить с длиной другого сигнала в этой паре.

Для управления этими требованиями существует функциональная возможность под названием xSignals, где xSignal является, по сути, заданным пользователем путем сигнала между двумя узлами. Вы выделяете исходную и целевую контактные площадки (в проектной области или в панели PCB), затем щелкаете ПКМ по одной из них для определения этого пути сигнала как xSignal. Помимо определения xSignal в интерактивном режиме по его начальной и конечной контактной площадке, вы также можете запустить интеллектуальный xSignals Wizard, алгоритмы которого позволяют быстро задать большое количество xSignal между выбранным компонентами. Эти xSignal можно использовать в правилах проектирования для высокоскоростных сигналов. Система понимает структуру этих xSignals, например, рассчитывая общую длину множества цепей, соединенных оконечным компонентом, а также расстояние через этот оконечный компонент.

Панель PCB включает в себя режим xSignal, который используется для изучения xSignal и управления ими. В панели также доступна информация о длине сигналов, с подсветкой xSignal, которые близки к соответствию применимых проектных ограничений (выделены желтым) или не соответствуют им (выделены красным). На изображении ниже показано, что длины xSignal дифференциальной пары CLK1 отличаются на значение, больше допустимого применимым правилом проектирования Matched Length. Панель включает в себя столбец Signal Length, где отображается точная длина между точками. Учитываются несоответствия, свойственные традиционному расчету длины, такие как трассы внутри контактных площадок и сегменты трасс друг над другом, и для расчета длины сигнала используются точные соединения переходами.

Используйте режим xSignals панели PCB для изучения xSignal и управления ими. Обратите внимание на тонкую линию, которая обозначает путь сигнала через последовательный компонент.
(Изображение представлено FEDEVEL Open Source, www.fedevel.com)

Определение свойств трассировки

Главная страница: Трассировка с контролируемым импедансом

Обычно конструкторы плат определяют ширину и толщину трассировки вводом размера ширины и выбором толщины меди для этого слоя. В общем случае, этого достаточно, если необходимо лишь обеспечить перенос тока и нужные зазоры по напряжению. Но это не подходит для высокоскоростных сигналов, для которых необходимо управлять импедансом трасс.

Трассировка с контролируемым импедансом – это, прежде всего, настройка размеров трасс и свойств материалов платы для обеспечения определенного импеданса. Это выполняется путем определения подходящего профиля импеданса и последующего назначения этого профиля высокоскоростным цепям в правилах проектирования трассировки.

Определение профиля импеданса

Главная страница: Настройка структуры слоев для трассировки с контролируемым импедансом

Определение профилей импедансов осуществляется в Layer Stack Manager редактора плат (Design » Layer Stack Manager). Layer Stack Manager открывается в виде вкладки документа, как лист схемы, плата или документ другого типа.

Когда свойства слоев заданы нужным образом, перейдите на вкладку Impedance в Layer Stack Manager для добавления или редактирования одиночных и дифференциальных профилей импедансов.

Профиль импеданса 50Ω, заданный для отдельных цепей на верхнем слое. Наведите курсор мыши на изображение, чтобы отобразить настройки того же профиля на слое L3.

Настройка правил проектирования

Импеданс трассировки определяется шириной и высотой трасс, а также свойствами окружающего диэлектрического материала. На основе свойств материалов, заданных в Layer Stack Manager, требуемые значения ширины трасс рассчитываются для каждого созданного профиля импедансов. В зависимости от свойств материалов, ширина может измениться при изменении слоя трассировки. Это требование к изменению ширины при изменении слоев трассировки автоматически управляется применяемым правилом проектирования, которое настраивается в PCB Rules and Constraints Editor (Design » Rules).

Для большинства конструкций плат существует лишь определенный набор цепей, которые нужно трассировать с контролируемым импедансом. Распространенным подходом является создание класса цепей или класса дифференциальных пар, который включает в себя эти цепи, и последующее создание правила для трассировки цепей этого класса, как показано на изображении ниже.

Обычно вы вручную задаете минимальное, максимальное и предпочтительное значение ширины, либо в верхней области ограничений для всех слоев, либо в нижней области отдельно для каждого слоя в таблице внизу. Вместо этого, для трассировки с контролируемым импедансом вы можете включить опцию Use Impedance Profile, затем выбрать нужный профиль импеданса из выпадающего меню. После этого область Constraints правила изменится. Вы сразу заметите, что в области доступных слоев не будут отображаться все сигнальные слои платы, а только слои, включенные в выбранный профиль импеданса. Значения предпочтительной ширины (и зазора дифференциальной пары) обновятся в соответствии со значениями ширины (и зазора), вычисленного для каждого слоя. Эти предпочтительные значения нельзя изменить, но можно изменить минимальное и максимальное значение.

Правило проектирования Routing Width

Для одиночных цепей ширина трасс определяется правилом проектирования Routing Width.

При использовании профиля импеданса выбранный профиль управляет доступными слоями и значениями предпочтительной ширины.

Правило проектирования Differential Pairs Routing

Трассировкой дифференциальных пар управляет правило проектирования Differential Pair Routing.

Для дифференциальных пар, выбранный профиль управляет доступными слоями, предпочтительной шириной и предпочтительным зазором.

► Узнайте больше о Трассировке дифференциальных пар

Выбор импеданса

Как же понять, какой целевой импеданс следует выбрать? Обычно это определяется характеристическим импедансом источника для используемого семейства логических элементов или технологии. Например, логика ECL имеет характеристический импеданс 50Ω, а TTL – импеданс источника в диапазоне от 70 до 100Ω. Во многих конструкциях используется распространенный целевой импеданса от 50 до 60Ω, а для дифференциальных пар распространен дифференциальный импеданс 90 или 100Ω. Помните, чем меньше импеданс, тем больше потребляемый ток, а чем выше импеданс, тем больше вероятность возникновения электромагнитных помех и тем больше сигнал будет подвержен перекрестным наводкам.

Дифференциальную пару 100Ω можно также рассматривать как две одиночные трассы 50Ω одинаковой длины. Это не совсем верно из-за связи, возникающей в паре, которая становится сильнее по мере их сближения, что уменьшает дифференциальный импеданс пары. Для поддержания дифференциального импеданса 100Ω может быть уменьшена ширина каждой трассы, что немного увеличивает характеристический импеданс каждой трассы в паре на несколько ом.

Определение свойств платы

Главная страница: Определение стека слоев

Материалы, используемые для слоев платы, их размеры, количество и порядок расположения слоев – всё это определяется в Layer Stack Manager. Здесь вы настраиваете различные слои, необходимые для изготовления конечной платы, включая проводящие сигнальные и экранные слои, диэлектрические слои, разделяющие проводящие слои, покровные слои и шелкографию компонентов.

Все слои для изготовления платы определяются на вкладке Stackup в Layer Stack Manager.

Настройка переходных отверстий

Главная страница: Определении типов переходных отверстий

Как уже упоминалось в обзорной части этой страницы, переходные отверстия влияют на импеданс трассировки сигнала и являются ключевым фактором при конструировании высокоскоростных плат. Помимо того, что длина, диаметр и площадь отверстия влияют на импеданс сигнала, любая неиспользуемая часть перехода может выступать в качестве столбика, способствующего отражению сигнала. Чтобы справиться с этим, можно изготавливать различные типы межслойных переходных отверстий, в том числе глухие, скрытые, микропереходы и переходы с пропуском слоя. Все эти типы переходных отверстий поддерживаются в Altium Designer.

Определение переходных отверстий осуществляется в стеке слоев, на вкладке Via Types в Layer Stack Manager. Также поддерживается обратное высверливание неиспользуемых столбиков переходов, которые определяются на вкладке Back Drills в Layer Stack Manager (узнайте больше о настройке платы для обратного высверливания).

Определение различных типов переходов, которые могут быть изготовлены, доступно на вкладке Via Types в Layer Stack Manager.

Для понимания влияния проходов были проведены количественные исследования, например указание по применению AN529 от Altera Via Optimization Techniques for High-Speed Channel Designs.

Обобщая результаты этого и других исследований, можно привести следующие рекомендации, которые помогут минимизировать влияние переходных отверстий:

• Уменьшите размер пояска переходного отверстия в месте соединения трассы сигнала с переходом. В указании по применению предлагается использовать диаметр перехода/размер отверстия 20/10 милов (0,5/0,25 мм) для переходов, получаемых механической сверловкой.
• Удалите неиспользуемые пояски на слоях, к которым переходное отверстие не подключено. Для этого используйте команду Tools » Remove Unused Pad Shapes.
• Увеличьте зазоры от столбика перехода до прилегающих экранных слоев. Это управляется правилом проектирования Power Plane Clearance. В указании по применению предлагается использовать от 40 до 50 милов (от 1,0 до 1,25 мм). Обратите внимание, что это увеличит размер разрывов в этих экранных слоях.
• Разместите сшивающие переходные отверстия, прилегающие к сигнальным переходным отверстиям, где сигнальная трасса меняет слой, что приводит к тому, что возвратный путь переходит на другой слой. Если новый опорный экранный слой имеет то же напряжение, что и исходный опорный экранный слой, то эти плоскости должны быть соединены с помощью переходного отверстия в пределах 35 милов (0,9 мм) от сигнального перехода (от центра до центра).
• Если сигнальная трасса меняет слой и новый опорный экранный слой имеет другое напряжение, разместите развязывающие конденсаторы рядом с сигнальным переходом. Этот конденсатор осуществляет развязку непосредственно между двумя экранами, независимо от напряжения, которое они несут. Обратите внимание, что это решение может привести к передаче шума с одного экрана на другой, поэтому его следует применять только в крайнем случае, чтобы уменьшить площадь петли обратного пути.
• Удалите неиспользуемые столбики переходных отверстий (т.е. лишнюю длину перехода за пределами слоя, на котором сигнальная трасса соединяется с переходным отверстием). Это выполняется путем использования подходящих глухих и скрытых переходов или путем обратного высверливания при изготовлении.

Управление возвратными путями высокоскоростных сигналов

Для каждого высокоскоростного сигнала в конструкции необходим качественный возвратный путь. Если возвратный путь отклоняется от сигнальной трассы или не следует ей под сигнальной трассой, создается петля, которая приводит к возникновению электромагнитных помех, причем их величина напрямую зависит от площади петли.

Создание экранов питания

• Экран питания может быть создан как из экранного слоя, так и из сигнального слоя с размещенным полигоном (или полигонами).

• Создание экрана питания с помощью экранного слоя:

  • Экранные слои добавляются в Layer Stack Manager. Чтобы добавить новый экранный слой, щелкните ПКМ по существующему слою для добавления слоя выше (Insert layer above) или ниже (Insert layer below).
  • Когда экранный слой выбран в качестве активного, дважды щелкните ПКМ в любом месте экрана, чтобы открыть диалоговое окно Split Plane, где можно назначить цепь.
  • Система автоматически задает отступы края экрана от края платы на величину, указанную в столбце Pullback Distance для этого слоя в Layer Stack Manager. Если этот столбец не отображается, щелкните ПКМ по существующему столбцу для вызова команды Select Columns.
  • Экранный слой можно разделить на отдельные области путем размещения линий (Place » Line). Нажмите Tab после того, как начнете размещать первый сегмент линии, чтобы задать ширину линии разделения. Разместите сегменты линии от края до края платы, чтобы создать замкнутую форму островка. Система автоматически определит отдельные области, созданные линиями разделения. Дважды щелкните ЛКМ по каждому из островков, чтобы назначить ему цепь.

• Создание экрана питания с помощью полигонов на сигнальном слое:

  • Сигнальные слои добавляются в Layer Stack Manager. Чтобы добавить новый сигнальный слой, щелкните ПКМ по существующему слою для добавления слоя выше (Insert layer above) или ниже (Insert layer below).
  • Если нужны отдельные участки питания, это можно легко сделать, закрыв полигоном весь слой и затем разделив его (Place » Slice Polygon Pour). Нажмите Tab после того, как начнете размещать линию разделения, чтобы открыть диалоговое окно Line Constraints, где вы можете задать ширину разделения – эта ширина станет расстоянием между двумя полигонами, которые будут созданы. Линия разделения должна начинаться и заканчиваться за пределами полигона.
  • Для перезаливки полигона щелкните ПКМ и выберите Polygon Actions » Repour Selected из контекстного меню.
  • Полигоны также могут быть отключены (временно скрыты). Щелкните ПКМ и выберите подходящую команду из подменю Polygon Actions. Используйте эту возможность, если необходимо переместить компоненты или трассировку.
• Может быть полезным отобразить цепи различными цветами, как показано на изображении ниже. Это можно выполнить на схеме или на плате. Узнайте больше о Применении цвета к цепям.

  На первом изображении показан экранный слой, разделенный на участки 3v3 и 5v0. На втором изображении показан сигнальный слой с полигонами 3v3 и 5v0. Были назначены цвета цепей и включена подсветка.

Экран в качестве возвратного пути сигнала

Качественным возвратным путем является тот, где:

• В экране, обеспечивающим возвратный путь (т.е. в ближайшем к интересующему сигналу экране), под сигнальной трассой нет разделений, разрывов, отверстий (созданных переходными отверстиями или сквозными выводами).
• В идеальном случае, ширина возвратного пути составляет три значения ширины сигнальной трассы или троеное расстояние от трассы до экрана, в зависимости от того, что меньше. Хотя наибольшая плотность тока находится непосредственно под сигнальной трассой, он также распространяется в плоскости по обе стороны от трассы, причем приблизительно 95% протекает в пределах 3-кратной ширины трассы. Разрывы в плоскости в этой области приводят к увеличению импеданса возвратного пути, и любое отклонение в возвратном пути приведет к образованию петли. С точки зрения целостности сигнала, увеличение импеданса возвратного пути влияет на качество сигнала не меньше, чем увеличение импеданса возвратного пути.
• Площадь петли минимизирована. В общем случае, важнее уменьшить площадь петли, чем минимизировать проложенную длину сигнала. Если в сигнальной трассе есть отверстие, попробуйте изменить трассировку сигнала в соответствии с доступным возвратным путем.
• Когда возвратный путь обеспечивается экранным слоем, энергия возвратного тока в конечном итоге попадает на землю через развязывающий конденсатор. Тщательно продумайте расположение развязывающих конденсаторов вблизи вывода источника сигнала, чтобы минимизировать размер создаваемой петли.

Управление разделениями и множеством экранов питания и земли

Существует распространенное мнение, что не следует разделять экран земли, если только нет особых требований к этому и вы понимаете, как определить его и управлять им. Вместо этого компоненты следует располагать так, чтобы "шумные" компоненты были отделены от "тихих", а также чтобы компоненты были сгруппированы по шинам питания, которые они используют.

Что еще необходимо помнить об экранах питания и земли:

• Если экран земли должен быть частично разделен согласно конструктивным требованиям, то сигналы, проходящие через эти участки, должны быть проложены через мост (т.е. зону без разделения под ней).
• Если вы пытаетесь минимизировать шум цепи, лучше использовать дополнительные экраны земли, чем разделять экран, и, по возможности, добавлять экранные слои для шин питания и земли каждого регулируемого источника питания.
• Если конструкция включает в себя множество шин, каждая из которых распределена на своем экране, убедитесь, что каждый экран питания использует в качестве опорного только свой экран земли. Не допускайте, чтобы экран питания перекрывал экран земли другой шины. Это создаст емкостную связь, что позволит шумам переходить от одного источника питания к другому.
• Если прилегающий экран является экраном питания, который необходимо разделить на участки различного напряжения, может понадобиться развязка непосредственно между двумя участками напряжения, чтобы обеспечить подходящий возвратный путь.

Отображение разделений экранов

Для упрощения задачи визуального контроля возвратных путей вы можете настроить отображение таким образом, чтобы вам было легче рассмотреть возвратный путь под критическими путями трасс.

Проверка того, проходят ли сигналы по линии разделения при пересечении областей различного напряжения экрана. Четыре подсвеченные цепи пересекают разделение плоскости питания VCC, что создает разрыв в возвратном пути этих сигналов.

Для этого:

• Назначьте цвет каждой цепи питания. Узнайте больше о Применении цвета к цепям.
• Отобразите только нужные сигнальные и экранные слои. Этот набор слоев можно сохранить в качестве Layer Set. Узнайте больше о создании создании набора слоев.
• Переключитесь на сигнальный слой и используйте Ctrl+ЛКМ на нужной цепи, чтобы подсветить ее (также используйте Shift при щелчке ЛКМ для подсветки множества цепей). Преимущество подсветки над выделением состоит в том, что подсветка остается работать, если вы щелкнете ЛКМ где-либо в другом месте. Используйте Shift+C, чтобы очистить текущую подсветку.
• Подсветка достигается путем затенения остальных объектов в проектной области. Уровень затенения задается с помощью ползунка Dimmed Objects в разделе Mask and Dim Settings панели View Configuration.
• Сделайте экранный слой активным.

Цепи будут выделены на фоне остальных объектов, и будет проще увидеть любые разрывы возвратного пути, такие как линии разделения и отверстия, созданные сквозными выводами и переходными отверстиями.

Обнаружение разрывов в возвратном пути

Разрывы и узкие участки на пути возвратного тока могут быть обнаружены правилом проектирования Return Path. Правило Return Path проверяет непрерывный возвратный путь сигнала на назначенном опорном слое выше или ниже сигналов, на которые это правило действует. Возвратный путь может быть сформирован из заполнений, регионов и полигонов, размещенных на сигнальном слое, либо это может быть экранный слой.

Слоями возвратного пути являются опорные слои, определенные в профиле импеданса (Impedance Profile), который выбран в правиле Return Path. Осуществляется проверка этих слоев на предмет того, соблюдается ли указанное значение Minimum Gap (ширина за пределами края сигнала) вдоль пути сигнала. Добавление нового правила Return Path осуществляется в категории High Speed.

Слои возвратного пути определяются в выбранном профиле импеданса, ширина пути (за пределами края сигнала) определяется значением Minimum Gap.

На изображении ниже показаны нарушения возвратного пути, обнаруженные для сигнала NetX, с настройкой Minimum Gap, равной 0.1mm. Может быть проще увидеть нарушения правила Return Path, задав им в диалоговом окне Preferences стиль DRC Violation Display Style на отображение информации о нарушении, а не оверлея нарушения ( показать изображение). Так будут подсвечиваться точные места нарушений правила, а не полностью объекты с нарушениями.

Настройка и трассировка дифференциальных пар

Главные страницы: Differential Pair Routing, Controlled Impedance Routing

Определение дифференциальной пары можно выполнить на этапе ввода схемы или после передачи проекта в плату. Основным требованием к определению пары на схеме является добавление к именам соответствующих цепей суффиксов _P или _N. Дифференциальные пары отмечаются на схеме путем размещения директивы Differential Pair на каждой цепи или путем размещения этой директивы на Blanket так, чтобы Blanket включала в себя набор меток цепей, заданных для цепей дифференциальных пар, как показано на изображении ниже.

Директиву Blanket можно использовать для определения множества цепей в качестве элементов дифференциальных пар.

Работа с дифференциальными парами:

• В редакторе плат дифференциальные пары могут определены в режиме Differential Pair Editor панели PCB. Чтобы упростить процесс определения правил проектирования, которые применяются к дифференциальным парам, их можно назначить классам цепей или классам дифференциальных пар, которые задаются в Object Class Explorer.
• Для трассировки дифференциальной пары с контролируемым импедансом создайте профиль импеданса в Layer Stack Manager. Узнайте больше о Трассировке с контролируемым импедансом.
• Свойства трассировки дифференциальной пары определяются правилом проектирования Differential Pair Routing.
• Для трассировки дифференциальной пары вы можете использовать команду Interactive Differential Pair Routing. Щелкните ЛКМ по контактной площадке _P или _N, чтобы начать трассировку, затем используйте клавишу Пробел для переключения между доступными формами выхода трассировки. Поведение трассировки схоже с трассировкой одиночной цепи. Нажмите Shift+F1 для отображения списка сочетаний клавиш интерактивной трассировки. При приближении к целевым контактным площадкам нажмите Ctrl+ЛКМ, чтобы завершить трассировку до этих контактных площадок.

Эмпирические правила для дифференциальных пар:

• Согласование длины является критическим для эффективности дифференциальных пар, поэтому длина должна быть согласована в пределах 25 милов (0,635 мм). Другое эмпирическое правило – согласование длины в пределах 20% от времени нарастания сигнала. Дифференциальные пары работают потому, что энергия возвратного тока проходит обратно через другой элемент пары, и чем больше не совпадают длины, тем больше энергии возвращается через ближайший экранный слой.
• Разрывы в связности дифференциальной пары, например, когда элементы пары проходят по обе стороны от препятствия, увеличивают импеданс. Лучше проложить всю пару с более слабой связностью (например, с двойной шириной трассы сигнала), чтобы уменьшить изменение импеданса из-за разрывов в связности.
• Держите трассы-агрессоры подальше, особенно на внешних слоях. Стремитесь к тому, чтобы зазор с потенциальными цепями-агрессорами составлял тройную ширину трассы сигнала.
• В качестве общего правила, стремитесь к тому, чтобы зазор между парой и другим сигналом составлял двойную ширину трассы сигнала.
• Располагайте полигоны земли на том же слое на расстоянии не меньше тройной ширины трассы сигнала.
• Отражения, вызванные переходными отверстиями и разрывами в связности, устраняются путем трассировки с контролируемым импедансом, но для этого требуется непрерывный опорный экранный слой под путем сигнала.
• Уменьшите разделение сигнального слоя и экрана для повышения устойчивости к перекрестным наводкам.

Контроль и подстройка длины трасс

Главные страницы: Подстройка длины, Правило проектирования Length, Правило проектирования Matched Length

Ключевым требованием к управлению высокоскоростными сигналами на плате является контроль и подстройка длин их трасс.

• Абсолютные длины можно отслеживать с помощью правила проектирования Length, относительные длины – с помощью правила проектирования Matched Length.
• Текущие длины набора цепей и их соответствие применимым правилам проектирования можно проверить в панели PCB в режиме Nets (как показано ниже).
• Если определено правило Length и/или Matched Length, вы можете отслеживать длину в ходе интерактивной трассировки или подстройки длины с помощью индикатора подстройки длины (Length Tuning Gauge, Shift+G).
• Поддерживается учет задержки, обусловленной длиной вывода внутри корпуса устройства. Узнайте больше о задержке сигнала от вывода к корпусу.
• Управление цепями, пути которых включают в себя последовательные компоненты, осуществляется путем определения xSignals.

Правила проектирования

• Управление общими длинами трассировки – общую длину трассировки цепи или набора цепей можно отслеживать правилом проектирования Length. У правила проектирования Length есть минимальная и максимальная допустимая длина. Если длина сигнала меньше допустимого минимума, она подсвечивается в панели PCB (в режиме Nets) желтым цветом, длина сигнала больше допустимого максимума – красным.
• Управление относительными длинами трассировки – относительные длины трассировки набора цепей можно отслеживать правилом проектирования Matched Length. У правила проектирования Matched Length есть допуск, и оно использует самую длинную трассировку в наборе целевых цепей в качестве опорной длины. Желтая подсветка длины сигнала в панели означает, что длина этого сигнала меньше значения длины самой длинной трассировки минус допуск. Красная подсветка означает, что длина сигнала больше длины самой длинной трассировки.

Для понимания того, как обрабатываются настройки этих двух правил, если они оба присутствуют в конструкции, перейдите на страницу Подстройка длины.

Отслеживание длины трасс

Текущие длины трассировки отображаются в режиме Nets панели PCB, и они обновляются в ходе трассировки. Значение длины Routed начинает отображаться желтым при приближении к целевой длине и становится красным при ее превышении.

Если определено правило Length и/или Matched Length, вы можете отслеживать длину в процессе интерактивной трассировки или интерактивной подстройки длины с помощью индикатора подстройки длины. В процессе трассировки используйте сочетание клавиш Shift+G для включения и отключения индикатора.

Индикатор показывает текущую проложенную длину в виде числа над индикатором, а красный/желтый ползунок показывает оцениваемую длину. В процессе подстройки длины оцениваемой длиной будет текущая проложенная длина. При использовании индикатора в ходе интерактивной трассировки оцениваемой длиной будет сумма проложенной длины и расстояния до цели (длина линии соединения).

Значения в индикаторе рассчитываются из ограничений, заданных применимыми правилами.

• Минимум индикатора (левый край индикатора) равен 45 (наименьший Нижний предел).
• Максимум индикатора (правый край индикатора) равен 48 (наибольший Верхний предел).
• Левая желтая полоска (наибольший Нижний предел) равна 46.58.
• Правая желтая полоска (наименьший Верхний предел) равна 47.58 (на изображении выше закрыта зеленой полоской).
• Зеленая полоска (Целевая длина) равна 47.58 (длина трассировки самой длинной цепи в наборе, равна Верхнему пределу).
• Зеленый ползунок и наложенное числовое значение (текущая длина трассировки) равно 47.197.

Подстройка длин трасс

Длину трасс можно подстроить по завершении трассировки с помощью команды Interactive Length Tuning или Interactive Diff Pair Length Tuning (меню Route). Эти команды добавляют к трассировке паттерны в виде аккордеона одной из трех форм.

Если существует применяемое правило Length и правило Matched Length, средство подстройки длины будет учитывать оба правила и обрабатывать самый строгий набор ограничений. Например, если максимальная длина, заданная правилом Length, меньше длины самой длинной существующей трассы, найденной правилом Matched Length, то правило Length будет иметь более высокий приоритет, и в процессе подстройки будет использоваться эта длина.

Чтобы увидеть, какие правила применяются, или чтобы изменить свойства аккордеона в процессе подстройки длины, нажмите клавишу Tab, чтобы открыть панель Properties в режиме Interactive Length Tuning, как показано ниже. Обратите внимание, что значением Target Length является верхний предел (Max Limit) самых строгих настроек применимых правил.

Нажмите Tab в процессе подстройки длины, чтобы открыть панель в режиме Interactive Length Tuning, где вы можете выбрать режим целевой длины и изменить параметры аккордеона.

Для подстройки длины цепи запустите команду и щелкните ЛКМ где-либо на трассе цепи. При перемещении курсора так, чтобы он следовал пути трассы, будут добавлены участки подстроечного аккордеона. Если курсор движется вне границ подстроечных аккордеонов, аккордеон исчезнет, но при перемещении курсора обратно в границы аккордеона он появится вновь.

В заключение

Хотя невозможно создать универсальный набор правил, которые подошли бы для каждой высокоскоростной конструкции, можно следовать лучшим практикам, которые помогут спроектировать успешную высокоскоростную плату. Есть отраслевые эксперты, которые проводят популярные практические учебные курсы по конструированию высокоскоростных плат. Воспользуйтесь приведенными ниже ссылками, чтобы узнать больше и изучить доступные варианты специализированного обучения.

Ссылки

Автор с благодарностью отмечает работу следующих экспертов отрасли. Данная статья является попыткой обобщить их коллективные знания.

Статьи Дугласа Брукса (Douglas Brooks)

• Microstrip Propagation Times
• Splitting Planes For Speed and Power
• Skin Effect
• Differential Trace Design Rules - Truth vs Fiction

Статьи д-ра Говарда Джонсона (Dr. Howard Johnson)

• Via Inductance
• 10 Layer Stack

Книги и статьи Ли У. Ритчи (Lee W. Ritchey)

• Right the First Time
• A Treatment of Differential Signaling and its Design Requirements
• PCB laminates influence high-speed data rates, Part 1, Part 2

Статьи по внутрисхемному проектированию Барри Олни (Barry Olney)

• Differential Pair Routing
• The Plain Truth About Plane Jumpers
• Critical Placement
• Stackup Planning (Parts 1, 2 & 3)
• The Perfect Stackup

Best Practice in Circuit Board Design – Тим Джарвис (Tim Jarvis), RadioCAD Limited

PCB Layout – веб-сайт по электромагнитной совместимости

Статьи Кита Армстронга (Keith Armstrong), EMC Information Centre (требуется бесплатная регистрация)

The Electronic Packaging Handbook – Гленн Р. Блэквелл (Glenn R. Blackwell)

The Printed Circuits Handbook – Клайд Кумбс (Clyde Coombs) и Хэппи Холден (Happy Holden)

The HDI Handbook – Хэппи Холден (Happy Holden) и другие

Via Optimization Techniques for High-Speed Channel Designs – указание по применению AN529 от Altera

High-Speed PCB Design Considerations – указание по применению TN 1033 от Lattice Semiconductor

Measuring a Signal's Flight Time – Крис Граханен (Chris Grachanen), EDN

The Future of HDI Via Structures, Power Delivery, and Thermal Management in Next Generation Printed Circuits – Том Бак (Tom Buck), TTM Technologies