ビアスティッチングとビアシールディングの追加

親ページ： ボード設計の最終化

ビアステッチングは、異なる層の大きな銅領域を結びつける技術であり、実質的にボード構造を通じて強力な垂直接続を作り出し、低インピーダンスと短いリターンループを維持するのに役立ちます。ビアステッチングは、そうでなければそのネットから隔離されてしまうかもしれない銅の領域をそのネットに結びつけるためにも使用できます。

ビアシールディングは異なる機能を持ちます。RF設計では、RF信号を運ぶルートでのクロストークや電磁干渉を減らすのに役立ちます。ビアシールド、またはビアフェンス、ピケットフェンスとも呼ばれるものは、信号のルートパスの横に一列または複数列のビアを配置することによって作成されます。Altium NEXUSでは、これをビアシールディングと呼びます。

Altium NEXUSはビアステッチングとビアシールディングの両方をサポートしています。下の画像では、シールディングビアが強調表示されています。画像にカーソルを合わせると、このボードに追加されたステッチングビアが強調表示されます。

異なるレイヤー上の銅をステッチングし、ルートパスに隣接するシールディングビアの壁を追加するには、ビアステッチングおよびビアシールディングコマンドを使用します（シールディングビアを強調表示するにはホバーします）。

まずステッチングビアを見てみましょう、その後でシールディングビアを見ていきます。

ステッチングビアの追加

ビアステッチングはポストプロセスとして実行され、銅の空いているエリアにステッチングビアを充填します。ビアステッチングを可能にするためには、異なる層にある指定されたネットに接続された銅の重なり合う領域が必要です。サポートされる銅の領域には、フィル、ポリゴン、パワープレーンが含まれます。

特定のネットにステッチングビアを追加するには、メニューからTools » Via Stitching/Shielding » Add Stitching to Netコマンドを選択します。Add Stitching to Netダイアログが開き、Stitching ParametersとVia Styleを指定します。選択されたネットを使用して、ステッチングアルゴリズムはそのネットに接続されている全てのフィル、ポリゴン、およびパワープレーンを識別し、指定されたビアとステッチングパターンを使用してボードを通じて接続しようとします。

ビアステッチングアルゴリズムは、ポリゴン、フィル、およびプレーンを次のように扱います：

1. 同じネット上にあるポリゴンとフィルは、異なるレイヤーで重なっている場所でどこでもステッチされます。そのエリア内（別のレイヤー上）で重なっている他のネットのポリゴンやフィルがある場合、その領域ではステッチが適用されません。他のネットの重なっているプレーン領域は通過します。
2. ターゲットネット上の重なっているプレーン領域は、他のネットに接続されたプレーン領域（別のレイヤー上）の存在に関係なく、常にステッチされます。同じ領域でポリゴンやフィルが重なっている場合は、上記のルール1が適用されます。

ステッチングパラメータの設定

Add Stitching to Netダイアログ設定についての注意点：

• まず、ステッチングに使用するNetを選択してください。これは、Load values from Routing Via Style Ruleボタンをクリックするなど、他のオプションの動作に影響します。Netのドロップダウンは、ダイアログの下部中央にあります。

• Gridは、隣接するステッチングビアの中心間の距離で、X方向とY方向に適用されます。適用可能な設計ルールに違反する場合、ステッチングビアは配置されません。潜在的なビアの位置が違反になる場合、その位置はスキップされます。

• Stagger alternate rowsオプションが有効になっている場合、ステッチングビアの交互の行は、Grid値の半分だけオフセットされます。

• Same Net Clearanceオプションは、ステッチングビアと同じネット上のビアやパッド間のクリアランスを制御します。同じネットオブジェクト間のクリアランスを制御する方法は2つあります。適用可能なクリアランス設計ルールが使用されるか、またはダイアログで指定されたDefault Via/Pad Clearanceが使用されます。適用可能なルールが存在する場合、これら2つの設定のうち厳しい方が使用されます。Create new clearance ruleボタンを使用して、Default Via/Pad Clearanceフィールドに入力した設定に基づいて、ルールダイアログに新しいClearance設計ルールを追加します。

• ステッチングVia Styleは手動で設定することも、Templateドロップダウンから選択することも、またはLoad values from Routing Via Style Ruleボタンをクリックすることで、適用可能な Routing Via Style設計ルールからインポートすることもできます。このボタンをクリックすると、Preferredルール設定が読み込まれます。

ビアステッチングをエリアに制限する

ビアステッチングはボード全体にわたって行うことも、ユーザー定義エリアに制限することもできます。ステッチングがユーザー定義エリア内にある場合、そのエリアのビアは必要に応じて対話的に移動およびサイズ変更が可能です。

ユーザー定義エリアにステッチングビアを制限するために、Constrain Areaオプションを有効にします。

特定のエリアにビアステッチングを制約するには、上に示されているように、Add Stitching to Net ダイアログで Constrain Area チェックボックスを有効にします。このオプションを有効にすると、ダイアログが閉じられ、カーソルが十字線に変わり、エリアを定義する準備ができます - ステータスバーに注目してください、Select the first point of the areaと表示されます。

ビアステッチングエリアを定義するプロセスは、ソリッドリージョンまたはポリゴンを定義するのと同じです。以下の手順を行います：

• 一連の頂点（角）を定義するためにクリックします。
• 配置モードから抜けるために右クリックし、自動的にエリアを閉じて完了させます。

配置中には、いくつかの異なるコーナーモードを利用できます：

• Shift+Spacebar を押してコーナーモードを切り替えます（直角コーナーモードが最も適していると感じるかもしれません）。
• Spacebar を押してコーナーの方向を切り替えます。
• 各クリックで1つまたは2つのエッジを配置するかを切り替えるために、1 のショートカットを押します。

コーナーモードを切り替えるにはShift+Spacebarを、コーナーの方向を切り替えるにはSpacebarを、クリックごとに1エッジか2エッジを配置するかを切り替えるには1を押します。

エリアが定義されたら、Add Stitching to Net ダイアログに戻り、残りの設定を構成できます。OKをクリックすると、Altium NEXUSはそのエリアを分析し、潜在的なビアの位置を特定し、ステッチングビアを配置します。

ユーザー定義のビアステッチングエリアの変更

ビアステッチングの各ユニークなエリアのビアセットは、Union（PCBエディタが単一のグループとして認識するオブジェクトのセット）にクラスタリングされます。全体のユニオンは移動でき、エリアのサイズも変更できます。

エリアに制約されたビアステッチングを変更するには：

• 左から右にかけて選択範囲の四角形をドラッグして、1つ以上のステッチングビアを含むようにします。ステッチングエリアの境界が表示され、下のアニメーションに示されているようになります。

• ステッチングユニオンを移動するには - エリア内にカーソルを置き、移動カーソルが表示されたらクリックして保持し、新しい場所にエリアを移動します。

• エッジを移動してステッチングユニオンのサイズを変更するには - エッジ上にカーソルを置き、エッジ移動カーソルが表示されたらクリックして保持し、エッジを新しい場所にスライドします。

• 頂点を移動してステッチングユニオンのサイズを変更するには - エッジ上にカーソルを置き、頂点移動カーソルが表示されたらクリックして保持し、頂点を新しい場所にスライドします。

• マウスボタンを離すと、Re-generate via stitching?というプロンプトが表示されますので、新しい位置/形状でビアステッチングを更新するにはYesをクリックします。

選択ウィンドウをドラッグしてステッチングエリアを選択し、マウスを位置に合わせて移動またはサイズ変更して、正しいカーソルを取得します。

ネットにシールディングビアを追加する

ルーティングされたネットの周りにビアシールドを配置するには、メニューからTools » Via Stitching/Shielding » Add Shielding to Netコマンドを選択します。Add Shielding to Netダイアログが表示されるので、必要に応じてShielding ParametersとVia Styleを設定します。選択したネットの両側に、適用可能な設計ルールに準拠するビアを配置できる場所にビアが配置されます。

シールディングビアパラメータの設定

Add Shielding to Netダイアログについての注意事項、およびシールディングビアの使用について：

• まず、シールドするNetを選択してください。これはLoad values from Routing Via Style Ruleボタンなど、他のオプションの動作に影響します。

• ネット全体にシールドを施したくない場合は、必要なトラックセグメントを最初に選択し、Add Shielding to Netコマンドを実行してから、Selected Objectsオプションを有効にします。

• 差動ペアをシールドするには、ペア内の各ネットにシールドを追加します。

• Add shielding copperオプションを使用して、シールドビアを囲むポリゴンを追加し、Add clearance cutoutオプションを含めて、ビアをちょうど囲むようにポリゴンをクリップします。Including Shielding Copper with the Stitchingのトピックを読んで、これらのオプションについて詳しく学びましょう。

• シールドのVia Styleは手動で設定することも、Templateドロップダウンから選択することも、適用可能なRouting Via Style設計ルールからLoad values from Routing Via Style Ruleボタンをクリックしてインポートすることもできます。このボタンをクリックすると、Preferredルール設定が読み込まれます。

• シールドビアのサイズと配置は正確な科学ではありませんが、経験的なテストに基づいて確立されたガイドラインがあります。

  • 下記のディスカッションフォーラムで指摘されているように、オンボードアンテナを搭載したPCBの場合、「ビア間の距離は、最大で共振波長の1/4であるべきです。」
  • フォーラムのディスカッションでは、技術ノートも参照されており、「一般的な経験則として、ステッチビアはλ/10より遠くに配置せず、できればλ/20の頻度で配置するべきです。」と述べられています。

   

ステッチングにシールディング銅を含む

ルーティングの各側にシールディングビアを追加するだけでなく、下の画像に示すようにシールディング銅も含めることができます。これ行うにはを、Add shielding copperオプションを有効にします。この銅はポリゴンとして作成されるため、適用されるクリアランスおよびポリゴン接続スタイルの設計ルールに従います。

Add shielding copperオプションは、シールディングビアを囲むポリゴンを追加します。シールドされたネットから離れた側のポリゴンのエッジは、ビアの端に触れます。シールドされたネットに隣接するポリゴンのエッジは、適用されるクリアランス設計ルールによってネットから後退させられます。もしAdd clearance cutoutオプションも有効にされている場合、ポリゴンはDistance設定によってシールドされたネットから後退させられます。これはAdd Shielding to Netダイアログで設定されます。下の画像にカーソルを合わせると、違いがわかります。

クリアランスカットアウトオプションを有効にした状態でネットの周りにシールドビアを配置、画像にカーソルを合わせるとクリアランスカットアウトオプションが無効になります。

ステッチングまたはシールディングアレイの一部であるビアの特定

ステッチングまたはシールディングアレイ内の各ビアは、ネット名に文字列を追加することで識別されます。例えば、[VS1]のように、下の画像に示されているように：

• VS - Via Stitching、数値はこのビアが同じ識別子を持つ他のビアと同じビアスティッチング連合に属していることを示します。
• VSH - Via SHielding、数値はこのビアが同じ識別子を持つ他のビアと同じビアシールディング連合に属していることを示します。

配列に属するViaには、[Via Shielding group 1]の場合は[VS1]、
[Via SHielding group 4]の場合は[VSH4]といった追加の文字列がネット名に付けられます。

ステッチングまたはシールディングViaの選択または編集

配列のステッチングビアやシールディングビアを扱うプロセスを簡素化するために、両方の種類は自動的に一つのグループにまとめられます。

PCBパネルを使用して選択する

配列を選択するには、PCBパネルをUnionsモードに切り替えて、必要なVia StitchingまたはVia Shieldingのユニオンを選択します。その配列の一部であるすべてのビアが選択されます。これは、パネル内でSelectチェックボックスが有効になっている場合です（下の画像に示されているように）。または、配列内の任意のビアをダブルクリックしてAdd Stitching to NetダイアログやAdd Shielding to Netダイアログを開き、配列を編集します。

PCBパネルをUnionsモードで使用して、ステッチングまたはシールディング配列内のすべてのビアを選択します。この画像では、4つのビアシールディングユニオンがすべて選択されています。

インタラクティブに選択する

選択動作：

• 個々のステッチング/シールディングビアは選択して削除することができます。

• Popup Selectioダイアログオプションが有効になっている場合（PreferencesダイアログのPCB Editor - Generalページ）、ユニオンに属する個々のビアをクリックすると、上記の画像に示されているように、ユニオンを含むリストが表示されます。ユニオンが選択されると、削除することができます。

• ポップアップ選択ダイアログが有効になっていない場合、ユニオンに属する個々のビアをクリックすると、次のような動作になります：

  • 最初のクリックで個々のビアが選択されます。

  • 2回目以降のクリックで、重なっているオブジェクトの選択順に従って次のオブジェクトが選択されます：例えば、その下にあるオブジェクトがコンポーネント、ポリゴン、ビアユニオンの場合です。

  • または、最初のクリックで個々のビアが選択された後、Shift+Tab ショートカットを押してSelect Overlappingコマンドを呼び出します。重なっているオブジェクトを順に選択するために、Shift+Tabを続けて押します。

   

• エリアに制約されたステッチングユニオンは、ユニオン内の任意のビアの周りに選択ウィンドウをドラッグすることで選択できます（左から右へドラッグ）、このページのユーザー定義ビアステッチングエリアの修正セクションのアニメーションで示されています。

ステッチングビアまたはシールドビアの編集

ステッチングビアまたはシールドビアのセットは、選択された後、プロパティパネルのVia StitchingモードまたはVia Shieldingモードで編集できます。

ビアシールディングの編集例。

パネルでプロパティが編集されると、パネルの下部にChanges pendingメッセージとボタンが表示されます。適切なボタンを使用して編集アクションを完了してください。

ステッチング/シールディングユニオン編集後のポリゴンの更新

ステッチングが完了したら、適用可能なポリゴン接続スタイルの設計ルールがリリーフ接続スタイルを指定している場合、ポリゴンを再構築する必要があります。これは、Tools » Polygon Poursサブメニューのコマンドを使用して行うことができます。

さらに読む

1. PCB設計の全ての側面に関する情報については、プリント回路設計・製造マガジンのウェブサイトを参照してください。このサイトは、「ビアフェンス」の役割などの技術的なトピックについて優れたリソースです（検索結果の品質を向上させるために引用符を含めてください）。

2. Wikipediaの記事、ビアフェンス

3. 多層プリント回路基板上のビア結合に関する研究

4. PCB構造内のEM波の伝播の基本原理を紹介する論文 - 回路基板設計のベストプラクティス

5. 質問 チップアンテナのノイズ低減のためのビアフェンス？ がされたディスカッションフォーラム

6. 最低コストでEMCコンプライアンスを達成するためのPCB設計技術: 第1部 M K Armstrong. Electronics & Communications Engineering Journal Vol 11 No 4. IEE, 1999年8月。