デザインルールチェッカ

デザインルールチェッカーのダイアログ

概要

Design Rule Checkerダイアログでは、ボードのデザインルールチェックを設定できます。デザインルールチェック（DRC）は、設計の論理的および物理的な整合性をチェックする自動機能です。チェックは、有効にされたすべてのデザインルールに対して行われ、設計中にオンラインで、またはバッチプロセスとして（オプションのレポート付き）行うことができます。この機能は、最小クリアランスルールが維持されており、その他の設計違反がないことを確認するために、すべての配線されたボードで使用されるべきです。特に、最終アートワークを生成する前には、バッチモードのデザインルールチェックを常に実行することをお勧めします。

アクセス

このダイアログは、PCBエディタからTools » Design Rule Checkをクリックすることでアクセスします。

オプション/コントロール

ダイアログの機能は、基本的に2つの領域に分かれています：

• バッチDRCに関連するオプションの設定。
• チェックするルールの設定、およびそれらのルールをオンラインおよび/またはバッチDRCの一部としてチェックするかどうかの設定。

これらのエリアは、左側のペインにあるフォルダのようなエントリーによって反映され、アクセスされます。

レポートオプション

Report Optionsフォルダをクリックすると、バッチDRCを実行する際に利用可能な追加オプションがダイアログの右側に読み込まれます。

DRCレポートオプション

• Create Report File – このオプションを有効にすると、ボードのバッチDRCを実行した後にレポートが生成されます。
  レポートはHTML形式で、設計ルールチェック - <PCBDocumentName>.htmlという名前で保存されます。バッチDRCプロセスが完了した後、自動的にアクティブドキュメントとして開かれます。
• Create Violations – 定義された違反表示設定に従って、設計スペース内で違反を強調表示するためにこのオプションを有効にします。このオプションは、違反がViolations領域の PCB Rules And Violationsパネルにリスト表示されるようにするためにも必要です。
  DRC違反の表示方法の管理 – カスタム違反グラフィックスと/または定義された違反オーバーレイを使用する – は、設定ダイアログの PCB Editor – DRC Violations Displayページで行われます。
• Sub-Net Details – 未配線ネットルールが定義されている場合、このオプションを有効にしてDRCレポートにサブネットの詳細を含めます。
  未配線ネットルールは、すべての接続が配線された後にのみチェック用に有効にするべきです。なぜなら、接続線は実質的に「オープンサーキット」だからです。
• Verify Shorting Copper – 設計で使用されている任意のネットタイコンポーネント内のショートする銅の完全性を検証するためにこのオプションを有効にします。このチェックは、コンポーネント内の未接続の銅（他のパッドを正しくショートしていないパッドの指標）を探します。
• Report Drilled SMT Pads – 誤って穿孔されたSMT（Surface Mount Technology）パッドをDRCレポートに含めるためにこのオプションを有効にします。
  SMTパッドは、例えば、短いピン、フラットコンタクト、ボールのマトリックス（BGAs）、コンポーネントの本体上の端子（受動部品）、またはガルウィング形状の短いリード（QFPs）などがあります。
  このオプションは、ソフトウェアのレガシーバージョンで可能だった、穴が定義されているSMTパッドを検出するためのものです。SMDパッドの下のビアをチェックするには、高速カテゴリのSMD下のビアルールを設計に追加し、バッチDRCで有効にする必要があります。
• Report Multilayer Pads with 0 size Hole – 設計内で見つかった無効な多層パッドを含めるためにこのオプションを有効にします。無効な多層パッドとは、その穴のサイズがゼロで、それ以外の場合はSMTパッドになるものです。
• Stop when n violations found – バッチDRCプロセスが停止する前に検出できる違反の最大数を決定するためにこのフィールドを使用します（デフォルト = 500）。報告される違反の数を制限することは、チェックプロセスを管理可能に保つための重要な戦略です。

スプリットプレーンDRCレポートオプション

• Report Broken Planes – このオプションを有効にすると、バッチルールチェックプロセスが断線したプレーンを探し、報告します。断線したプレーンとは、ネットに接続されているプレーンの領域が残りのプレーンから電気的に切断された場合に発生します。これが発生する例としては、分割されたプレーンをまたいで配置されたが、それに接続されていないコネクタがあります。ピンの周りの空隙が結合してプレーンの銅を完全に切断し、実質的に2つの部分に分割します。
  断線したプレーンをチェックするには、バッチDRC用にElectricalカテゴリ内の未配線ネットルールを有効にする必要があります。
• Report Dead Copper larger than – このオプションを有効にすると、バッチルールチェックプロセスが指定された面積より大きいデッドカッパー領域を探し、報告します。デッドカッパーとは、ネットに接続されておらず、元の親プレーンからも電気的に切断された銅のセクションを指します。これが発生する例としては、プレーンに接続されていないコネクタ（ピンが密接に配置されている）があり、ピンの周りの空隙が結合してプレーンの銅の領域を残りのプレーンから隔離します。デッドカッパーの最小許容面積を指定するために関連フィールドを使用し、それを超えるとルール違反とみなされます（デフォルト = 100 sq. mils）。
  デッドカッパーをチェックするには、バッチDRC用にElectricalカテゴリ内の未配線ネットルールを有効にする必要があります。
• Report Starved Thermals with less than n% available copper – このオプションを有効にすると、バッチルールチェックプロセスが指定されたパーセンテージより大きい「スターブド」サーマル接続を探し、報告します。サーマルは、熱伝導性を減らすためにそれらの周りにサーマルリリーフ「カットアウト」があるプレーンへの接続です。サーマルは、それをプレーンに接続する銅のスポークの表面積が空隙領域によって減少したときに「スターブド」になる可能性があります。このオプションは、サーマル（スポークだけでなく）の表面積も、サーマルに侵入する空隙領域に対してチェックします。接続する銅の最小許容パーセンテージを指定するために関連フィールドを使用し、それを下回るとルール違反とみなされます（デフォルト = 50%）。
• Run Design Rule Check – このボタンをクリックして、バッチチェック用に有効にされたルールおよびこのタイプのチェックに定義された追加オプションに従ってバッチDRCを実行します。
  チェックが完了すると、すべての違反がMessagesパネルに表示されます。

チェックするルール

Rules To Checkフォルダをクリックすると、ダイアログの右側にチェック可能なすべてのルールタイプのリストが表示されます。または、フォルダの下にある特定のカテゴリをクリックして、そのカテゴリに関連する設計ルールタイプのみをリストします。

各ルールタイプには、以下の情報が表示されます。

• Rule – ルールのタイプ。
• Category – そのルールタイプが関連付けられている親カテゴリ。
• Online – このルールタイプの現在の状態（オンラインDRCで利用可能な場合）。クリックして切り替えます。
• Batch – このルールタイプの現在の状態（バッチDRCに関して）。クリックして切り替えます。

必要に応じて、オンラインおよび/またはバッチチェックのために各ルールタイプを有効にします。

ヒント

• 生成された設計ルール検証レポートには、このダイアログで指定されたバッチチェックプロセス中にテストされた各ルールがリストされています。見つかった各違反は、レイヤー、ネット名、コンポーネント指定子、パッド番号などの参照情報の詳細と共にリストされ、オブジェクトの位置も記載されています。違反オブジェクトのエントリをクリックすると、設計スペース内のそのオブジェクトに直接クロスプローブします。
• 設計領域にルール違反を表示する際の柔軟性をさらに高めるために、違反の詳細(カスタム違反グラフィック)と違反オーバーレイの2つの違反表示タイプには、個別のシステムカラーが関連付けられています。これにより、異なる異なる色を使用して2つを区別できます。色の割り当ては、View ConfigurationパネルのLayers & Colorsタブで行います：
  1. 違反の詳細 – System Colors領域のViolation Markers色に割り当てられた色を使用します。
  2. 違反オーバーレイ – System Colors領域のDRC Error Markers色に割り当てられた色を使用します。
• バッチDRCを実行した後、メッセージパネルの違反メッセージをダブルクリックして、その違反を引き起こしているオブジェクトに設計スペースでクロスプローブします。
• オンラインまたはバッチDRCを実行すると、任意のルール違反がPCB Rules and ViolationsパネルのViolations領域にリストされます。
• 特定の設計オブジェクトに関連する違反は、PCB設計スペース内で直接調査できます。違反しているオブジェクトの上にカーソルを置き、右クリックしてからViolationsサブメニューからコマンドを選択します。オブジェクトが関与している個々の違反を調査するか、Show All Violationsコマンドを使用して関与しているすべての違反を表示します。どちらの場合も、Violation Detailsダイアログが表示され、違反情報の詳細と違反オブジェクトのハイライト表示とジャンプのためのコントロールが提供されます。