Altium Designer の新機能

テクノロジーを考慮した xSignal ウィザード

改善された xSignal ウィザードで、インターフェース、メモリ、カスタム回路のxSignalを作成できます。ウィザードでは、オリジナルのカスタム Multi-Component Interconnect モードや、DDR3/DDR4 メモリを対応しています（その他のインターフェース基準は、将来的な更新で対応予定です）。

ピンパッケージ遅延の管理

高速設計の配線で重要な要素は、配線長を一致させることです。Altium Designer では、xSignal を使用する時、配線長の計算で pin-package delay を考慮できます。

配線長チューニング中に目標配線長を変更

目標配線長の作業をより容易、合理的にするために、目標配線長の機能を改善しました。この改善では、配線長チューニングに適用できるルールを確認して、その中から使用するルールを選択できます。ルールを選択しない場合、最大配線長のルールがデフォルトで使用されます。あるいは、2 つのルールの目標配線長が同じ場合、優先度の高いルールが使用されます。

差動ペア配線の改善

高速シリアルインターフェースのようなテクノロジーを使用するデザインで、差動ペア配線は、より一般的になっています。これを考慮し、Altium Designer では、差動ペア配線に関する多くの改善点が含まれています（ペアギャップの一時解除、ペア内の配線長のチェック等を含む）。

デザインルールの改善

Altium Designer で、デザインルールは、デザインの要件を定義したり、デザインのあらゆる面（配線幅、クリアランス、プレーン接続形状、配線ビア形状等を含む）に対応するために使用します。  

この Altium Designer 16 では、デザインルールエディタにクエリをテストする機能を追加し、設定したクエリ言語がどのように反映されるか確認できます。また、それをどのフィルタで表示するかドロップダウンから容易に選択できます。デザインルールは幅広く作られており、容易に定義できます。 

改善した違反レポート

DRC 違反の結果は、PCB Rules and Violations パネルに凝縮され、より容易に利用できます。PCB Rules and Violations パネルは、自動で起動し、DRC バッチプロセスを完了するとアクティブになります。詳細情報は、Violation 欄に表示されます。

また、PCB Rules And Violations パネルの Select チェックボックスを有効にしてから、下部の DRC Violation を選択すると、違反に含まれているプリミティブがセレクトされます。

Same Net Clearance ルールの改善

Same-Net Clearance ルールを改善し、意味のある場合のみに違反として検出されます（すなわち、意味の無い場合は無視されます）。Same-Net Clearance ルールを使用した時、有効な違反のみ認識されます。

配線中にクリアランス境界を表示

今までに、インタラクティブ配線中、配線できるスペースがどれぐらいか考えたことはありますか? 配線中、各オブジェクトのクリアランスがどれぐらい必要か見ることができます。

スマート コンポーネント配置

コンポーネントを押し退け、回避する機能を対応しました。この機能は、プリファレンスで、または配線中、有効にできます。コンポーネントをスナップして整列することもできます。

IPC ウィザードで 3D STEP モデルを生成

Altium Designer 16 では、IPC® Compliant Footprint Wizard を使用している時、3D STEP モデルを生成できます。フットプリントを設定、または作成している時、3D STEP モデルを作成するか選択して、生成前に、モデルをプレビュー表示できます。

PDF 3D エクスポートの改善

Altium Designer の PDF 3D エクスポーターを改善し、PDF に多くの必要な情報を含めることができ、3D 表示機能も拡張しました。新しい改善点には、事前に定義した 3D 表示、拡張した設定オプション、デザインのメタデータを埋め込む機能が含まれています。

マルチチャンネルに対応したバリアント

Altium Designer のバリアント機能では、1 つのベースデザインを作成してから、仕向け地別のような異なる仕様を定義できます。

Altium Designer 16 では、マルチチャンネルデザインのバリアントを定義できます。このバリアント機能では、複数のチャンネルに関するコンポーネントのバリエーション（実装/実装しない、特定のパラメータのバリエーション、代替部品の選択）を設定できます。また、特定のチャンネル内でのバリエーションも対応しています。

穴へ許容差を追加

穴許容差を設定することにより、PCB 製造プロセスをよりスムースに行えます。穴許容差は、パッドやビア ダイアログで設定できます。また、穴をドリルテーブルで表示した時、穴許容差は ”分類” 属性として使用できます。

代替部品を BOM へ反映

Altium Designer 16 では、BOM に代替部品を反映できます。ActiveBOM ランク機能を使用して、目的の代替メーカー/サプライヤーを指定し、代替、機能的に同等のコンポーネントを選択できます。また、BOM アイテムをグループへ分けたり、代替をグループへ割り当てできます。

面付け - エンベデッド ボードアレイの改善

エンベデッド ボードアレイ オプションを最適化し、子と親デザインのレイヤ構成が一致しているか確認できます。また、基板端から端までの間隔を設定できます。

PCB 印刷出力の改善

Altium Designer 16 では、PCB 印刷出力オプションを合理化し、より直感的になりました。PCB Printout Properties ダイアログで、幅広いオプションを利用できます。また、デフォルト設定を使用して実装図を生成する時、反対側のレイヤにあるコンポーネントのマルチレイヤのプリミティブは含まれます。これにより、印刷出力時にマルチレイヤのパッドを含めることができます。

ODB++ 出力を TGZ フォーマットで圧縮

ODB++ フォーマットで基板製造データを生成する時、Altium Designer では、そのデータの TGZ アーカイブファイルが作成されます。TGZ ファイルは、TAR アーカイブファイルを圧縮した GZIP です。TGZ ファイルは、ほとんどの CAM ソフトウェアのオプション（例えば、Frontline Genesis）で活用されており、製造プロセスをより容易にすることができます。

PADS Logic エクスポーターの拡張機能

Altium Designer では、PADS Logic 5.0 でプロジェクトをエクスポートする拡張機能を追加しました。PADS Logic エクスポーターの拡張機能により、テキストファイルフォーマットを使用して、PADS Logic 5.0 と互換性のあるデータを出力できます。

ネット色の同期

Altium Designer では、ネットをハイライトする（ネットに色を反映する）機能を追加し、回路図と PCB デザインを容易に確認できます。複数のネットをハイライトして、異なる色で異なるネットを識別したり、回路図から PCB へそのハイライトを反映できます。このハイライト機能は、回路図全体のネットへ色を割り当てます。

このハイライト色は、回路図から PCB へ移行する時、ECO プロセスに含まれます。回路図をコンパイルして ECO を生成する時、色を割り当てたネットがレポートに表示されます。そして、変更を適用すると、PCB へ色が反映されます。

オフラインで作業するためのコントロール

Altium Designer では、Altium クラウド、Altium Vault、サプライヤー、更新の検索等へ接続するために、インターネットやサードパーティサーバを使用します。ある状況、または環境において、オフラインで作業する必要があるかもしれません。

このバージョンで、ネットワーク接続をコントロールする機能を追加しました。全て、または一部のネットワーク接続を無効にできます。

シミュレーション プローブ

回路デザインをより確認し易くするために、Altium Designer 16 では、シミュレーション プローブを追加しました。プローブを配置して、電圧、電力、電流を確認できます。

製品改善プログラム

新しい製品改善プログラムを導入しました。これにより、ソフトウェアを使用している時にデータを収集して Altium Designer を改善できます。Altium Designer を要件に合うようにするため、収集したデータは分析されます。

Excel と互換性があるコンストレイントファイルの表オプション

FPGA コンストレイントファイルは、表フォーマット（Excel スプレッドシートと互換性があり、ピン割り当てを容易に確認、管理できます）で保存できます。