KB: 라우팅된 구리 트레이스의 임피던스 추출

솔루션 세부 정보

각 Track의 조각 별 DC 저항에 대해, IPC-2221A 공식이 Altium Designer 22.8 Version 부터 여기에 설명된 대로 구현되었습니다. (Added Max Current and Resistance Values for Tracks, Arcs, and Vias 섹션) :



보다 정교한 수치 분석을 위해 Field Solver를 활용하려면, Altium의 Power Analyzer 툴을 고려해 주세요.

Ground에 대한 Reference Capacitance(의도적인)의 경우,
Impedance Profile을 설정할 때 활용할 수 있는 Field Solver가 통합되어 있습니다
(Layer Stack Manager에서 수행되며, 상단 메뉴에서 Design » Layer Stack Manager로 이동하면 됨.)

Reference Ground 외의 인접 도체와의 Mutual Capacitance(비의도적인)의 경우,
근처에 있는 어떤 co-planer 도체의 영향을 평가하고자 할 때, Impedance Profile을 설정하는 비슷한 작업 흐름을 따르되, co-planer 구성이 있는 경우와 없는 경우의 두 전송 변형을 설정하고 결과를 서로 비교할 수 있습니다.

더 자세한 내용은 아래 기사를 참고해 주세요:
https://resources.altium.com/p/parasitic-extraction-electromagnetic-solver-pcb-routing

Altium의 임피던스 계산에 대한 가이드 문서는 이 사이트에서 다운로드 해주세요:
https://resources.altium.com/sites/default/files/2020-03/Impedance%20Calculation_fin2.pdf

임피던스 대 저항에 대한 내용은 아래 기사를 참고해 주세요:
https://resources.altium.com/p/when-trace-resistance-trumps-trace-impedance