TRANSLATE:
メインページ： 設計ルールチェック（DRC）
PCBエディターはルール駆動型の設計環境であり、ボードの整合性を保証するためにチェックされる多くの種類の設計ルールを定義できます。通常、設計プロセスの開始時に設計ルールを設定します。オンラインDRC機能は、作業中に有効なルールを監視し、検出された設計違反を即座にハイライトします。または、設計がルールに準拠しているかをテストし、有効なルールと検出された違反の詳細を記載したレポートを生成するために、バッチDRCを実行することもできます。
チュートリアルの前半で、電源ネットを対象とした新しい幅制約ルールを追加し、電気的クリアランス制約とルーティングビアスタイルルールを検討しました。これらに加えて、新しいボードが作成されると自動的に定義される他の設計ルールもいくつかあります。
ルール違反の表示設定
TRANSLATE:
設定ページ： PCBエディタ – DRC違反表示
ルール違反をチェックする前に、違反がどのように表示されるかを理解することが重要です。
Altium Designerは、設計ルール違反を表示するための2つの技術を持っており、それぞれに独自の利点があります。これらは設定ダイアログのPCBエディタ – DRC違反表示ページで設定されます：
TRANSLATE:
TRANSLATE:
デザインルールチェック（DRC）の実行準備
-
» ビュー設定（ショートカット：L）を選択し、DRCエラーの可視オプション（システムカラーセクション）が有効になっていることを確認してください。これにより、DRCエラーマーカーが表示されます。
- オンラインDRC（デザインルールチェック）システムが、設定ダイアログのPCBエディタ – 一般ページで有効になっていることを確認します。設定ダイアログを開いたまま、PCBエディタ – DRC違反表示ページに切り替えます。
- 設定ダイアログのPCBエディタ – DRC違反表示ページは、違反がデザインスペース内でどのように表示されるかを設定するために使用されます。違反を表示するための2つの異なる方法があり、それぞれに独自の強みがあります。
- チュートリアルでは、設定ダイアログのPCBエディタ – DRC違反表示ページの違反表示スタイルを選択エリアで右クリックし、違反の詳細を表示 - 使用中を選択し、もう一度右クリックして違反オーバーレイを表示 - 使用中を選択します。上記のダイアログ画像に示されています。
- OKをクリックして変更を保存し、設定ダイアログを閉じます。これで、設計のエラーをチェックする準備が整いました。
TRANSLATE:
制約が必要とされるのは、設計の性質によって異なります。全ての設計に適合する特定の制約セットは存在しません。ルール違反をチェックする際には、これを念頭に置いてください。
ルールチェッカーの設定
設計における違反は、デザインルールチェッカーを実行することでチェックされます。ツール » デザインルールチェックコマンドを実行して、ダイアログを開きます。オンラインDRCとバッチDRCは、このダイアログで設定されます。
DRCレポートオプション
TRANSLATE:
TRANSLATE:
DRCのチェックルール
TRANSLATE:
- 特定のルールのテストは、ダイアログのチェックするルールセクションで設定されます。ダイアログの左側にあるツリーでこのページを選択すると、すべてのルールタイプがリスト表示されます（下記参照）。また、電気的などのタイプ別にそれらを調べることもできます。その場合は、ダイアログの左側にあるそのページを選択します。
- ほとんどのルールタイプには、オンライン（作業中にチェック）とバッチ（設計ルールチェックを実行ボタンがクリックされたときにこのルールをチェック）のチェックボックスがあります。
-
必要に応じてルールチェックを有効/無効にします。または、右クリックしてコンテキストメニューを表示します。このメニューを使用すると、オンラインとバッチの設定をすばやく切り替えることができます。下の画像のようにバッチDRC - 使用済みを選択します。
各ルールタイプに対してチェックが設定されています。右クリックメニューを使用して使用中の設計ルールを有効にします。
-
このチュートリアルでは、テストポイントルールに対するバッチDRCを無効にします。これを行うには、ツリーでテストポイントセクションを選択し、このカテゴリの4つのルールタイプのバッチチェックボックスを無効にします。
TRANSLATE:
デザインルールチェック（DRC）の実行
ダイアログの下部にあるデザインルールチェックの実行ボタンをクリックして、デザインルールチェックを行います。ボタンをクリックすると、DRCが実行され、その後：
- メッセージパネルが開き、検出されたすべてのエラーがリスト表示されます。
- ダイアログのレポートオプションページでレポートファイル作成オプションが有効になっている場合、設計ルール検証レポートが別のドキュメントタブで開きます。以下にチュートリアルのレポートを示します。
- レポートの上部には、チェック用に有効になっているルールと検出された違反の数が詳細に記載されています。ルールをクリックすると、それらのエラーを調べるためにジャンプします。
- 違反ルールのサマリーの下には、各違反の具体的な詳細が記載されています。
- レポート内のリンクは動的です。特定のエラーをクリックすると、ボードに戻ってそのエラーをボード上で調べることができます。このクリックアクションのズームレベルは、環境設定ダイアログのシステム – ナビゲーションページで設定されています。自分に合ったズームレベルを見つけるために試してみてください。
TRANSLATE:
このレポートの上部セクションには、チェックが有効になっているルールと検出された違反の数が詳細に記載されています。ルールをクリックすると、そのエラーを調べるためにジャンプします。
TRANSLATE:
レポートの下部には、違反している各ルールが表示され、その後にエラーのあるオブジェクトのリストが続きます。エラーをクリックすると、PCB上のそのオブジェクトにジャンプします。
エラー状態の特定
TRANSLATE:
ソフトウェアに慣れていない場合、最初に見る長い違反リストは圧倒されることがあります。これを管理する良い方法は、設計プロセスの異なる段階でデザインルールチェックダイアログ内のルールを無効にしたり有効にしたりすることです。違反がある場合でも、デザインルール自体を無効にすることはお勧めできません。ただし、それらのチェックを無効にすることはできます。例えば、ボードが完全にルーティングされるまでは、常に未ルーティングネットのチェックを無効にするべきです。
TRANSLATE:
- チュートリアルボードでバッチDRCを実行すると、少なくとも以下の違反があります：
- 4つの最小はんだマスクスリバー違反 - はんだマスクのストリップの最小幅がこのルールで許可されている幅よりも小さいです。これは通常、コンポーネントパッドの間で発生します。
- 4つのクリアランス制約違反 - シグナル層上のオブジェクト間の測定された電気的クリアランス値が、このルールで指定された最小値よりも小さいです。
- 違反を特定するには：
- レポートファイルのリンクをクリックするか、
- メッセージパネルでダブルクリックするか、
- PCBルールと違反パネルで違反をクリックします。
- 違反の詳細を使用して、エラーの状態を確認できます。
-
下の画像は、クリアランス制約エラーの1つの違反の詳細を示しており、白い矢印と0.25mmのテキストによって示されています。これは、制約によって許可されている最小0.25mmよりもこのギャップが小さいことを示しています。次のステップは、実際の値がどれだけなのかを把握し、どれだけ不合格であるかを知ることです。その後、このエラーをどのように解決するかを決定できます。
違反の詳細は、これら2つのパッド間のクリアランスが0.25mm未満であることを示していますが、実際のクリアランスは詳細には記載されていません。
TRANSLATE:
エラー状態の理解
エラーを見つけたら、どの程度の失敗なのかをどうやって知るのでしょうか？設計者として、この重要な情報を把握し、エラーをどのように解決するかを最善の方法で決定する必要があります。
例えば、許容最小はんだマスクスリバーが0.25 mmというルールがあるとして、実際のスリバーが0.24 mmだった場合、状況はそれほど悪くなく、ルール設定を調整してこの値を受け入れることができるかもしれません。しかし、実際のスリバー値が0.02 mmだった場合、それはおそらくルール設定を調整することで解決できる状況ではないでしょう。
TRANSLATE:
PCBエディタには、距離測定、選択オブジェクト測定、プリミティブ測定の3つの便利な測定ツールがあり、レポートメニューで利用できます。
TRANSLATE:
実際に距離を測定すること以外にも、ルールがどの程度違反しているかを知るためのいくつかのアプローチがあります。以下の方法が使用できます：
- 右クリックの違反サブメニュー、または
- PCBルールと違反パネル、または
- メッセージパネルに含まれる詳細情報；実際の値が指定された値とともに詳述されます（例えば、0.175 mm < 0.254 mm）。
違反サブメニュー
右クリックの違反サブメニューについては、以前既存の設計ルール違反セクションで説明しました。
以下の画像は、違反サブメニューがルールによって指定された値と対比して測定条件をどのように詳述するかを示しています。
TRANSLATE:
違反を右クリックして、どのルールに違反しているかと違反条件を調べます。
PCBルールと違反パネル
TRANSLATE:
パネルページ： PCBルールと違反
PCBルールと違反パネルは、エラー状態を特定し理解するのに優れた機能です。
翻訳：
翻訳：
PCBルールと違反パネルの上部にはドロップダウンがあり、通常、ディム、マスクを選択することができます。ディムとマスクは表示フィルターモードで、興味のあるオブジェクト以外のすべてが薄く表示され、選択したオブジェクトのみが通常の表示強度で残ります。ディムモードはフィルターを適用しつつ、すべてのデザインスペースオブジェクトの編集を可能にします。マスクモードは他のすべてのデザインスペースオブジェクトをフィルターで除外し、フィルターされていないオブジェクトのみの編集を許可します。
表示がどれだけ薄くなるかは、ビュー設定パネルのビューオプションタブにあるマスクとディム設定セクションのディムされたオブジェクトとマスクされたオブジェクトのスライダーで制御されます。マスクモードやディムモードを適用したときに、これらのスライダーで実験してみてください。
フィルターをクリアするには、PCBルールと違反パネルの上部にあるクリアボタンをクリックするか、Shift+Cのショートカットを押します。このフィルタリング機能は、混雑したデザインスペースで非常に効果的であり、PCBパネルやPCBフィルターパネルでも使用できます。
TRANSLATE:
違反の解決
設計者として、各設計ルール違反を最も適切な方法で解決する必要があります。はんだマスクのエラーは関連しているため、まずこれらから始めましょう。変更するはんだマスクの設定によって、両方のエラー状態が影響を受ける可能性があります。
最小はんだマスクスリバー違反
設計ルール参照： 最小はんだマスクスリバー
はんだマスクは、基板の外表面に適用される薄いラッカーの層で、銅の保護と絶縁のカバーを提供します。部品やワイヤーが銅にはんだ付けされるための開口部がマスクに作られます。これらの開口部がPCBエディタのはんだマスクレイヤーにオブジェクトとして表示されます（はんだマスクレイヤーはネガティブで定義されていることに注意してください。つまり、見えるオブジェクトが実際のはんだマスクの穴になります）。
TRANSLATE:
基板製造時には、異なる技術を用いてはんだマスクが適用されます。最も低コストなアプローチは、マスクを通して基板表面にシルクスクリーン印刷する方法です。レイヤーの位置合わせの問題を考慮して、マスクの開口部はパッドよりも通常大きく、デフォルトの設計ルールでは4mil（約0.1mm）の拡張値が使用されています。
はんだマスクを適用する他の技術もあり、これらはより高品質なレイヤー登録とより正確な形状定義を提供します。これらの技術を使用する場合、はんだマスクの拡張は小さくすることができ、またはゼロにすることも可能です。マスク開口部を小さくすることで、はんだマスクの細片が生じたり、シルクとはんだマスクのクリアランスエラーが発生する可能性を減らすことができます。
TRANSLATE:
ソルダーマスクスリバーのエラーです。紫色は各パッド周りのソルダーマスクの拡張を表しています。
このようなソルダーマスクの問題は、完成したボードを製造するために使用される製造技術を考慮せずには解決できません。
TRANSLATE:
例えば、これが高価値製品のための複雑な多層基板であれば、小さなまたはゼロのはんだマスク拡張を可能にする高品質のはんだマスク技術が採用される可能性が高いです。しかし、このチュートリアルにあるようなシンプルな両面基板は、低コストの製品として製造されることが多く、低コストのはんだマスク技術の使用が求められます。つまり、全体の基板に対してはんだマスク拡張を減らすことではんだマスクスリバーのエラーを解決するのは、適切な解決策ではありません。
PCB設計の多くの側面と同様に、影響を最小限に抑えるために、考え抜かれたトレードオフを焦点を絞って行うことが解決策になります。
はんだマスクのエラーをチェックし、解決する前にはんだマスクの表示を有効にしてください。表示されていない場合は、Lを押して表示設定パネルを開き、そのレイヤーを有効にすることができます。
この違反を解決するためには、以下の方法があります：
- トランジスタのパッド間のマスクを完全に取り除くためにはんだマスクの開口部を広げるか、または
- 許容される最小スリバー幅を狭めるか、または
- スリバーを許容幅に広げるためにマスクの開口部を狭める。
これは、使用する部品や製造・組立技術に関する知識を踏まえた上での設計判断です。トランジスタのパッド間のマスクのスリバーを完全に取り除くためにマスクを開けると、それらのパッド間ではんだブリッジができる可能性が高まりますが、マスクの開口部を狭めるとスリバーが残ります。これが許容されるかどうかは状況次第であり、また、パッドへのマスクの位置合わせ問題の可能性も生じます。
このチュートリアルでは、2番目と3番目のオプションを組み合わせて行います。使用しているボードの設定に適した値に最小スリバー幅を狭めるとともに、マスクの拡大を減らしますが、トランジスタのパッドに対してのみ行います。
TRANSLATE:
制約マネージャーはありますか、それともPCBルールと制約エディターダイアログですか？
チュートリアルの設計で制約マネージャーまたはPCBルールと制約エディターダイアログが利用可能かどうかによって（プロジェクトのPCBドキュメントが開いているときにPCBエディターから設計メインメニューを開き、制約マネージャーまたはルールコマンドがあるかどうかをすぐに確認できます）、以下の折りたたみ可能なセクションのいずれかに記載されている対応するアプローチを使用してください。
TRANSLATE:
[ソルダーマスクスリバー違反の解決（コンストレイントマネージャー）]
- 最初のステップは、許容されるスリバー幅を減らすことです。これを行うには、コンストレイントマネージャー（設計 » コンストレイントマネージャー）を開き、全ルールビューを表示します。
- 左側のツリーの製造セクションで、ソルダーマスクスリバールールタイプを探して選択し、メイングリッドエリアで
MinimumSolderMaskSliverという既存のルールを選択します。
-
パッド間隔0.22mm（約8.7mil）の値がこのような設計には適しています。ルールの制約領域で最小ソルダーマスクスリバーの値を0.22mmに編集します。
- 次のステップは、トランジスタのマスク拡張ルールを追加して、マスク拡張をゼロに減らすことです。これにより、ソルダーマスクの開口部はパッドと同じサイズになり、パッド間のソルダーマスクスリバーの幅がパッド間の間隔距離（
0.22mm）と同じになります。左側のツリーのマスクセクションでソルダーマスク拡張ルールタイプをクリックして、このタイプの現在のルールを表示します。そこにはSolderMaskExpansionというルールが1つあるはずです。
- メイングリッドエリアでルールをクリックして選択し、その設定を表示します。拡張値は
0.1016mm（4mil）と指定されています。違反しているのはトランジスタのパッドだけなので、この値を編集するのではなく、新しいルールを作成します。
-
新しいソルダーマスク拡張ルールを追加するには、メイングリッドエリアの空きスペースを右クリックし、コンテキストメニューからカスタムルールを追加を選択します。新しいルールSolderMaskExpansion_1が作成されます。
- メイングリッドエリアで新しいルールの名前をクリックし、もう一度クリックしてその名前を
SolderMaskExpansion_Transistorに変更します。
- コンストレイントマネージャーの下部に表示されるルールの設定をクリックします。
-
新しいルールの範囲を定義します。スコープクエリはクエリビルダー機能を使用して作成できます。オブジェクトマッチフィールドの横にある
ボタンをクリックし、クエリビルダーを開くコマンドを選択します。ボードからクエリを作成ダイアログが開いたら、条件タイプ/オペレーター列のドロップダウンからフットプリントに関連付けられているを選択し、条件値列のドロップダウンからONSC-TO-92-3-29-11を選択します。ダイアログでOKをクリックした後、クエリがオブジェクトマッチフィールドに表示されます。
❯ ❮
Javascript ID: ConstraintManager_AddNewSolderMaskRule_Query
|
-
拡張トップと拡張ボトムの値に0を設定します。
- コンストレイントマネージャーで変更を保存します（ファイル » 保存）。
TRANSLATE:
はんだマスクスリバー違反の解決方法（PCBルールと制約エディタダイアログ）
- 最初のステップは許容スリバー幅を減らすことです。これを行うには、PCBルールと制約エディタを開き、製造セクションで既存の最小はんだマスクスリバールールを探して選択します。ルール名は
MinimumSolderMaskSliverです。
-
この設計ではパッド間隔0.22mm（約8.7mil）が適切な値です。ルールの制約領域で最小はんだマスクスリバーの値を0.22mmに編集します。
- 次のステップは、トランジスタのためだけにマスク拡張ルールを追加し、マスク拡張をゼロに減らすことです。これにより、はんだマスクの開口部がパッドと同じサイズになり、パッド間のはんだマスクスリバーの幅がパッド間の間隔距離（
0.22mm）と同じになります。PCBルールと制約エディタダイアログの左側のツリーでマスクをクリックし、現在のはんだマスク拡張ルールを表示します。ルール名はSolderMaskExpansionです。
- それをダブルクリックしてルールを選択し、その設定を表示します。拡張値は
0.102mm（4mil）と指定されています。違反しているのはトランジスタのパッドだけなので、この値を編集するのではなく、新しいルールを作成します。
- 新しいはんだマスク拡張ルールを追加するには、左側のツリーで既存のルールを右クリックし、コンテキストメニューから新規ルールを選択します。
SolderMaskExpansion_1という新しいルールが作成されます。それをクリックして設定を表示します。
- 以下に示すようにルール設定を編集します：
- 名前 –
SolderMaskExpansion_Transistor
- オブジェクトが一致する場所 – ドロップダウンから
フットプリントを選択し、次に表示される2番目のドロップダウンでトランジスタのフットプリント名であるONSC-TO-92-3-29-11を選択します
- 上部/下部の拡張 –
0mm
- 適用をクリックして変更を受け入れ、PCBルールと制約エディタを開いたままにします。
TRANSLATE:
クリアランス違反
設計ルール参照： クリアランス制約
このクリアランス制約を解決する方法は2つあります：
- トランジスタのフットプリントパッドのサイズを小さくしてパッド間のクリアランスを増やすか、
- トランジスタのフットプリントパッド間のクリアランスが小さくても良いようにルールを設定する。
0.25mmのクリアランスはかなり余裕があるため、実際のクリアランスがこの値に非常に近い（0.22mm）ので、この状況ではクリアランスを小さくしても良いようにルールを設定することが良い選択です。この解決策は、スルーホールパッドを持つ唯一の他のコンポーネントがコネクタであり、そのパッドは1mm以上離れているため、この状況では受け入れられます。このような状況でなければ、はんだマスクの拡張ルールに対して行ったように、トランジスタのパッドのみを対象とした第二のクリアランス制約を追加することが最善の解決策となります。
TRANSLATE:
制約マネージャー、それともPCBルールと制約エディタダイアログを持っていますか？
チュートリアルの設計で制約マネージャーまたはPCBルールと制約エディタダイアログが利用可能かどうかによって（プロジェクトのPCBドキュメントが開いている状態でPCBエディタから設計メインメニューを開き、制約マネージャーまたはルールコマンドがあるかどうかをすぐに確認できます）、以下の折りたたみセクションのいずれかに記載されている対応するアプローチを使用してください。
TRANSLATE:
[クリアランス違反の解決（コンストレイントマネージャー）]
- コンストレイントマネージャーのクリアランスビューを開きます。
-
クリアランスマトリックス内の全ネットクラス／全ネットクラスセルをクリックし、ルール制約のグリッド領域でTHパッドからTHパッドへの値を0.22mmに変更します。セルを編集するには、まず選択してからF2を押します。
- コンストレイントマネージャーで変更を保存し（ファイル » PCBに保存）、閉じます。
TRANSLATE:
[折りたたみクラス="" タイトル="クリアランス違反の解決（PCBルールと制約エディタダイアログ）" id="resolving_clearance_violations_pcb_rules_and_constraints_editor_dialog"]
- PCBルールと制約エディタダイアログの左側にあるツリーの電気セクションで、既存のクリアランスルール
Clearanceを探して選択します。
-
ルール制約のグリッド領域でTHパッドからTHパッドまでの値を0.22mmに変更します。セルを編集するには、まず選択してからF2を押します。
クリアランス制約を編集して、THパッド間のクリアランスを0.22mmに設定します。
- OKをクリックして変更を受け入れ、PCBルールと制約エディタダイアログを閉じます。
[/折りたたみ]
TRANSLATE:
シルク間クリアランス違反
設計ルール参照： シルク間クリアランス
解決すべき最後のエラーは、シルク間クリアランス違反です。これは通常、デザインエータが隣接するコンポーネントのアウトラインに近すぎることによって引き起こされます。あなたの設計にはこれらの違反がないかもしれません - コンポーネントをどれだけ近くに配置したか、または既にデザインエータを再配置したかによります。デザインエータをクリックして保持し、ドラッグして移動します - 移動しているデザインエータのコンポーネントを除くすべてのオブジェクトが暗くなります。そのデザインエータを新しい位置に移動します。
デザインエータの移動は現在のスナップグリッドによって制約されます。もし現在のグリッドが粗すぎる場合は、Ctrl+Gを押して新しいグリッド値を入力してください。
TRANSLATE:
シルクとシルクの違反を引き起こしている任意のデザインエータを再配置します。
TRANSLATE:
[折りたたみ 閉じる class="" title="違反を解決した後の設計ルールチェックの実行" id="running_a_design_rule_check_after_resolving_the_violations"]
- PCBファイルをローカルに保存します。
- 設計ルールチェッカーダイアログ（ツール » 設計ルールチェック）を開き、レポートファイルを作成オプションがレポートオプションページで有効になっていることを確認します。
- 設計ルールチェックを実行ボタンをクリックします。
- 新しいレポートが生成され、別のドキュメントタブで開きます。ルール違反が含まれていないことを確認してください。
- 違反がある場合は、PCBドキュメントに戻り、これらの違反を解決し、再度レポートを生成します。
-
プロジェクトから生成されたDRCレポートを削除します（設計リリースプロセス中に生成されます） - プロジェクトパネルで、Generated\Documentsサブフォルダ内のレポートファイルを見つけ、右クリックしてプロジェクトから削除コマンドを選択します。開いたプロジェクトから削除ダイアログで、ファイルを削除オプションを選択します。
プロジェクトから設計ルールチェックレポートファイルを削除し、完全に削除するオプションを選択します。
- プロジェクトをワークスペースに保存します。
- PCBファイルを閉じます。
[/折りたたみ]
デザインルール検証レポートがクリアであることを出力生成前に必ず確認してください。 おめでとうございます！PCBが制約条件を満たしていることを確認し、PCB図面を作成する準備ができました。 TRANSLATE: 訳文:
