PCB上の未配線ネット設計ルールの使用方法

ルールカテゴリー：電気

ルール分類：単一

概要

このルールは、ルールの範囲（完全なクエリ）に該当する各ネットの完成状態をテストします。ネットが不完全な場合、各完成したセクション（サブネット）がリストされ、ルーティングの完成度と共に示されます。ルーティングの完成度は以下のように定義されます：

(完了した接続 / 接続の総数) x 100

PCBエディターの設計ルールチェックシステムは、通常、ネット内のすべてのノード（コンポーネントパッド）がネット認識設計オブジェクト（トラック、アーク、パッド、ビア、ポリゴン）を使用して接続されている場合、そのネットが配線されていると見なします。これらのオブジェクトは、互いに接触している場合に接続されていると見なされます。しかし、単に接触しているだけではソフトウェアに接続されていると認識されますが、ボードを製造する際には、これらの「接続」のいくつかの脆弱性が、特にオブジェクト（例えば、2つの連続するトラックセグメントや、トラックがパッド/ビアに入る場合）がわずかに接触している場合に、重大な問題を引き起こす可能性があります。このような接続は、しばしば「悪い接続」、「不良接続」、または「不完全な接続」と呼ばれます。このルールは、このような不良接続をテストするようにも設定できます。

制約

未配線ネットルールのデフォルト制約。

Check for incomplete connections - このオプションを有効にすると、適用可能な設計オブジェクト間の接続性に関する以下の追加チェックが行われます：

• トラック/アーク から トラック/アーク へ - 接続するトラック/アークセグメントの中心線、または端の中心が一致しているかを確認します。
• トラック/アーク から ビア へ - トラック/アークセグメントの端の中心線、または中心がビアの形状上に配置されているかを確認します。
• トラック/アーク から パッド へ - トラック/アークセグメントの端の中心線、または中心がパッドの形状上に配置されているかを確認します。
• ビア から パッド へ - ビアの中心がパッドの形状上に配置されているかを確認します。
• ビア から ビア へ - 二つのビアの中心が一致しているかを確認します。
• ポリゴン から トラック/アーク へ - トラック/アークセグメントの端の中心がポリゴンによって重なっているかを確認します。
• ポリゴン から パッド/ビア へ - パッド/ビアの中心がポリゴンによって重なっているかを確認します。

重複ルールの競合がどのように解決されるか

すべてのルールは優先度設定によって解決されます。システムは最高優先度から最低優先度までのルールを通過し、チェックされているオブジェクトに対してスコープ式が一致する最初のルールを選択します。

ルールの適用

バッチDRC。

注記

• 不良な接続は、詳細な違反マーカーを使用して設計スペースにフラグが立てられ、対応するメッセージがMessagesパネルに表示されます。
• 該当する場合、未接続のオブジェクト間に接続線が引かれ、未配線ネットの長さに関するデータがPCBパネル（Netモード内）に反映されます。
• 一部の分割プレーンDRCチェックでは、それらを機能させるために未配線ネットルールをバッチ有効にする必要があります。
• プリントエレクトロニクスでは、レイヤーの遷移にビアは必要ありません、ネットアナライザーは配線済みネットからビアが削除されてもネットが切断されていないことを認識します。ボードは、レイヤースタックマネージャーでプリントエレクトロニクスオプションが有効になっている場合にプリントエレクトロニクスとして定義されます。プリントエレクトロニクスについてもっと学びましょう。