回路図とPCBの同期の保持

親ページ: 回路図とボードの間で作業する

新しいPCBにキャプチャされたデザインを初めて転送する場合でも、既存のデザインを回路図側またはPCB側で変更する場合でも、二つの側面を同期させる何らかの方法が必要です。Altium Designerには、デザインを同期させる作業を簡素化する強力な設計同期機能が含まれており、デザイナーがデザインプロセスの創造的な側面に集中できるようにします。

同期化プロセスは、回路図とPCBの違いを検出し、解決します。 設計の同期化は、回路図とPCBエディタ間で直接行われ、ネットリストのような中間文書は使用されません。ソフトウェアは比較エンジンを使用して設計のすべての側面を比較し、違いのリストとして出力を詳細にします。設計者はどちらの側を変更して違いを解決するかを決定し、一連のエンジニアリング変更命令（ECO）が作成されます。これらは適用され、設計の両側を再び同期させます。

何を同期できるか？

同期プロセスは、回路図上のコンポーネントと接続データがPCB上のコンポーネントと接続データと一致することを保証します。コンポーネントと接続データだけでなく、同期プロセスはネットクラス、コンポーネントクラス、設計ルールなどの他の設計制約も同期されることを保証します。

比較オプションの設定

ダイアログページ： PCBプロジェクトのオプション、比較タブ

どの回路図とPCBデータが比較されるかは、Options for PCB ProjectダイアログのComparatorタブで設定されます。Project » Project Options を選択してダイアログを開きます。

比較エンジンは、Options for ProjectダイアログのComparatorタブで定義された設定に従います。

ダイアログのメイン領域には、異なる部品番号や変更されたネット名など、5つのカテゴリに分類された多数の比較タイプが含まれています。右側のMode列には、各比較タイプに対して、Find DifferencesやIgnore Differencesなどの比較モードを選択するためのドロップダウンがあります。テキストタイプの比較には、比較を大文字と小文字を区別しないようにするための第三のオプションがあります。

新しいプロジェクトのデフォルトは、すべての比較タイプに対して違いを探すように設定されています。プロジェクトの要件に応じてオプションを設定してください。

ダイアログの下部には、Object Matching Criteriaを設定するためのオプションがあります。一致は、単純な正確な文字列の一致に依存しない、洗練された複数パスのプロセスです。詳細については、後ほどこの記事のネットとクラスの一致のトピックを参照してください。

ダイアログの下部にあるIgnore Rules Defined in the PCB Onlyオプションに注意してください。これを有効にすると、PCBで定義したルールを比較プロセスから除外できます。

ネットとコンポーネントクラスの同期

ダイアログページ: PCBプロジェクトのオプション、クラス生成タブ

コンポーネントと接続データだけでなく、Design » Update PCBを実行するときにクラスと設計ルールを生成して同期することもできます。回路図から生成され、PCBに同期されるクラスには、2種類があります：

• 自動クラス - バス/ハーネス、コンポーネント、またはシートの内容から派生します。

• ユーザー定義クラス - デザイナーが配置した設計指示から派生します。

これらの生成は、Options for ProjectダイアログのClass Generationタブで設定されます（同期はComparatorブのオプションによって制御されます）。

Class Generationタブのオプションを使用して、必要な自動生成クラスを設定し、設計同期中にユーザー定義クラスを作成するかどうかを選択します。

自動生成されるネットクラス

以下のネットグループに対して、ネットクラスを自動生成できます：

名前付きシグナルハーネス	シグナルハーネスは、複数のネットを回路図プロジェクト全体で束ねて輸送するために使用されます。ハーネスは、そのハーネス上にネットラベルが配置されている場合を除き、ハーネス内で運ばれるネットを命名するために使用されるものではありません。シグナルハーネスにネットラベルを配置すると、ネット命名構文が変更され、ワイヤー上に配置された個々のネットラベルから<HarnessNetLabel>.<HarnessEntryName>になることに注意してください。ハーネス内のネットの名前を変更したくない場合は、下記のようにユーザー定義ネットクラスを作成することができます。シグナルハーネスの使用に関する詳細は、シグナルハーネスの操作のトピックを参照してください。Generate Net Classes for Named Signal Harnessオプションを有効にすると、設計同期中に各名前付きシグナルハーネスごとにPCBネットクラスが作成されます。これはプロジェクト全体に適用されるグローバルオプションです。
バス/バスセクション	Generate Net Classes for Busesオプションを有効にすると、設計同期中に各バス（およびサブオプションが有効な場合は各バススライス）ごとにPCBネットクラスが作成されます。これはプロジェクト全体に適用されるグローバルオプションです。
コンポーネント	このオプションは、設計内の各コンポーネントごとに、そのコンポーネントに接続されているすべてのネットを含むネットクラスを作成します。これはプロジェクト全体に適用されるグローバルオプションです。
シート	選択した範囲に従って、各シート内のネットに対してネットクラスを生成します。Local Nets Only範囲オプションは、シートに入るまたは出るネットを含まないことに注意してください。また、ネットは複数のPCBネットクラスに属することができるため、すべてのネットオプションを選択すると、シートをまたがるすべてのネットが複数のクラスに表示される結果となります。このオプションは各回路図シートごとに設定されます。

自動生成されるコンポーネントクラス

回路図プロジェクトが複数のシートにわたって構成され、各シートが全体設計の論理ブロックを表すのは一般的です。これをサポートするために、プロジェクト内の各回路図シートについて、そのシート上の全コンポーネントを含むコンポーネントクラスを自動的に生成することができます。これは、適切なComponent Classチェックボックスを有効にすることで行えます。PCBコンポーネントクラスは、その回路図シートを参照するシートシンボルの指定子と同じ名前になります。シートにコンポーネントが含まれていない場合、コンポーネントクラスは作成されません。

自動生成されるルーム

部屋は、コンポーネント配置の補助となる多角形のオブジェクトであり、Generate Roomsチェックボックスが有効になっている各回路図シートに自動的に作成されます。PCBでは、各部屋はデザインルールとして定義され、InComponentClass('<SheetSymbolDesignator>')の範囲で作成されます。シートにコンポーネントが含まれていない場合、部屋は作成されません。回路図が初めてPCBに転送されると、各コンポーネントクラス内のコンポーネントが一列に配置され、その後、以下に示すように、そのコンポーネントクラスを囲む部屋が作成されます。

初期設計同期後のPCB - 各シートに対して部屋が作成され、その部屋にはそのシートのコンポーネントクラスが割り当てられています。

自動生成される構造クラス

構造クラスには、ネットクラス、コンポーネントクラス、および下位階層の構造クラスをメンバーとして含めることができます。構造クラスは、オプションが有効にされている各シートごとに作成され、そのシートに対してコンポーネントクラスとネットクラスのオプションが有効にされている場合、シートレベルのコンポーネントとネットクラスを含みます。PCBエディタで構造クラスを編集し、他のネット/コンポーネント/構造クラスを追加します。StructureモードのPCBパネルを使用して、その構造クラス内のコンポーネントとネットを見つけます。

ユーザー定義クラスの作成

関連するコンポーネントやネットにパラメータを添付することで、ユーザー定義のコンポーネントクラスやネットクラスも作成できます。適切なUser-Defined ClassesのチェックボックスがOptions for ProjectダイアログのClass Generationタブで有効にされている場合、PCBコンポーネントクラスとネットクラスが作成されます。

ユーザー定義コンポーネントクラス

回路図で、回路図がPCBと同期されるときに、特定のコンポーネントをPCBコンポーネントクラスに追加するよう指定できます。

それを行うには、コンポーネントにパラメータを追加し、パラメータのName文字列をClassNameに設定し、パラメータのValue文字列を必要な<PCB_ComponentClassName>に設定します。以下の例の画像で示されているように、この例では、回路の全セクションが選択され、その後プロパティパネルでオブジェクトフィルターがコンポーネントのみを表示するように設定され、選択されたすべてのコンポーネントにパラメータが一括編集アクションで追加されました。画像上にカーソルを合わせると、PCB上のコンポーネントクラスが表示されます。

選択された全てのコンポーネントにClassName = PowerComponentsのパラメータが追加されました。このクラスのコンポーネントをPCB上で表示するには、画像にマウスを合わせてください。

ユーザー定義ネットクラス

オブジェクトページ： パラメータセット

ネット（またはバスやシグナルハーネス内のネット）をPCBネットクラスに追加するには、そのネット／バス／ハーネスにパラメータを添付する必要があります。これは、下の画像に示されているように、ネット／バス／ハーネスに触れるようにパラメータセットオブジェクトを配置することで行います（Place » Directives » Parameter Setコマンド）。

パネルのクラスセクションに、下の画像に示されているように、ネットクラスの名前を入力します。

複数のパラメータセットオブジェクトを回路図の異なる場所に配置して、複数の個別のネットを同じPCBネットクラスに追加することができます。

PCBネットクラスにネットを追加するには、回路図ネットにパラメータセットオブジェクトを添付し、そのパラメータセットオブジェクトにクラス定義を追加します。

ブランケットを使用して複数のネットにディレクティブを適用する

オブジェクトページ： ブランケット

PCBネットクラスに複数のネットを追加するには、それらのネットをすべてカバーするブランケットディレクティブを配置します。ブランケットの機能は、ブランケットの下にあるすべてのネット（ブランケットの下にあるネット識別子、例えばネットラベルやパワーポート、またはブランケット内に終端頂点を持つネットによって識別される）にディレクティブを適用できるようにすることです。

ワイヤーに触れるようにパラメータセットディレクティブを配置する代わりに、下の画像に示すように、ブランケットの端に触れるように配置します。パラメータセットオブジェクトの表示名ではなく、パラメータセットオブジェクト内のパラメータの値がPCBネットクラス名を定義することに注意してください。下の例の画像では、パラメータセットもルーティング幅の設計ルールを定義するために使用されています。

Blanketディレクティブを使用して、それに含まれるすべてのネットをPowerというPCBネットクラスにバンドルする方法。パラメータセットオブジェクト名は命名には使用されず、視覚的な参照のみです。

設計ルールの同期

設計ルールは、パラメータセットオブジェクトを使用して回路図内で定義できます。パラメータセットオブジェクトが選択されると、プロパティパネルにRules領域が表示され、Addボタンをクリックして設計ルールを追加できます。ルールは、パラメータセットオブジェクトが接触しているネット/バス/ハーネス/オブジェクトのブランケットに適用されます。

下の画像では、USB_dataネットクラス（このネットクラスもこのパラメータセットの一部としてClasses領域のパネルで定義されています）に幅制約の設計ルールが適用されています。

パラメータセットは、回路図ブランケットオブジェクトの下にあるネットクラスと設計ルールを定義するために使用されます。必要な測定単位は、Edit PCB Ruleダイアログの下部で設定されていることに注意してください。

回路図に設計ルールを追加する

1. ネット/バス/ハーネス/ブランケットにパラメータセットを添付します（必要に応じて、パラメータセットにネットクラス定義を追加します）。

2. ルール定義をパラメータセットに追加します。これにより、上記のようにChoose Design Rule Typeダイアログが開きます。

3. 必要なRule Typeを選択します。

4. OKボタンをクリックして、Edit PCB Ruleダイアログを開きます。

5. 必要に応じてPCBルールの要件を設定します。このPCBルールに必要な測定単位は、ダイアログの下部で選択されます。

上の画像と下の画像の両方で、デザインルールはブランケットに添付されたパラメータセットオブジェクトで定義されています。パラメータセットオブジェクトにクラス定義を含めることで、PCBネットクラスも作成され、クラス定義が存在するため、PCBルールはInNetClass('<PCB_NetClassName>')の範囲に指定されます。

下の画像では、パラメータセットオブジェクトが差動ペアディレクティブとして表示されていることに気づくでしょう。これは、Place » Directives » Differential Pairコマンドを使用して配置される、特別なタイプのパラメータセットオブジェクトです。

ディファレンシャルペアディレクティブは、ネットクラスとデザインルールを定義するために使用され、それがターゲットのディファレンシャルペアに適用されます。

ECO生成オプションの設定

Options for Projectダイアログには、ECO Generationタブも含まれています。このタブは、どの設計変更にECOを作成できるかを定義します。通常、これらはすべて有効にされており、Comparatorタブのオプションを使用して、回路図とPCB間で同期される設計変更を設定します。

ECO生成タブは、どの種類の変更にECOを作成できるかを定義します。

差分の検出

設計同期機能は、回路図からPCBへ、またはPCBから回路図への両方向で、差分を検出して解決することができます。

このソフトウェアは、両方の側に変更を適用することで、これらの違いを解決することができます。例えば、電子設計者がキャパシタの値を変更した一方で、PCB設計者がその同じキャパシタのフットプリントを変更したシナリオを想像してみてください。これら2つの違いは、コメント変更を回路図からPCBへの更新として適用し、フットプリント変更をPCBから回路図への更新として適用することで、単一の更新プロセスで解決できます。

比較エンジンが回路図プロジェクトとPCBを比較すると、違いの完全なリストが作成されます。この段階では、どちらの側を変更して同期に戻すべきかについての仮定はありません。

違いのリストは違いについてのダイアログで見ることができます。違いについてのダイアログを開いて違いのリストを見るには：

•  Project » Show Differencesコマンドを実行して、下の画像に示されているように 比較するドキュメントの選択 ダイアログを開きます。Choose Documents to Compareダイアログは、比較する2つのドキュメント/ドキュメントセットを選択するために使用されます。通常、回路図プロジェクトとPCBを比較する場合が多いです。このダイアログを使用して、Advanced Modeオプションにチェックを入れることで、任意のドキュメントと任意のドキュメントを比較することもできます。例えば、ネットリストとPCB、またはPCBとPCBを比較する場合などです。

回路図プロジェクトと比較するPCBを選択します。

• ダイアログのメイン部分でPCBを選択し、OKをクリックして、以下に示すようなDifference betweenダイアログを開きます。

Differences betweenダイアログが開きます。次のステップは、各差分に更新方向を割り当てることです：

• 個々の差異については、下の画像に示されているように、Update列をクリックして方向セレクターを表示します。

• 同じ種類の複数の差異については、Different Footprintsのような見出しを右クリックし、必要なUpdate Same Kindコマンドを選択します。

• すべての差異については、ダイアログ内の任意の場所を右クリックし、必要なUpdate Allコマンドを選択します。

各差分について、その差分を解決するためのECOを作成するには更新方向を設定する必要があります。

更新方向が割り当てられたら、Create Engineering Change Orderボタンをクリックして、以下で説明するEngineering Change Orderダイアログを開きます。

ダイレクトアップデートの実行

通常、デザイナーはどのように更新を適用したいかを知っており、それらの更新はすべて同じ方向にあるため、先ほど説明した差分検出と方向割り当てプロセスをスキップすることを選択できます。

ProjectメニューからShow Differencesコマンドを選択するのではなく、回路図エディタまたはPCBエディタのいずれかからDesignメニューからUpdateコマンドを選択します。コマンドを実行するエディタを選択することで、変更を行いたい方向を示します - このエディタからそのエディタへ。例えば、回路図エディタでDesign » Updateを選択すると、回路図からPCBへすべての変更をプッシュします。

Differences betweenダイアログはスキップされ、代わりに直接Engineering Change Orderダイアログに進みます。

すべての更新を同じ方向に適用する場合は、Design » Updateコマンドを使用します。この更新では、1つのECO、フットプリントの変更が無効にされていることに注意してください。

差異の解決 - ECOの適用

ダイアログページ： エンジニアリング変更命令

各差異は、エンジニアリング変更指令（略してECO）を適用することで解決されます。ECOは、Engineering Change Orderダイアログに1行に1つのECOとしてリストされ、それぞれにEnableチェックボックスがあります。

Engineering Change Orderダイアログを使用する場合：

• ダイアログが開くとすべての変更が有効になっています。今は行いたくない変更を無効にしてください。ダイアログは複数選択をサポートしており、右クリックのコンテキストメニューを使用して、選択したECOの有効状態を切り替えることができます。

• 右クリックのクロスプローブコマンドを使用して、そのECOによって影響を受けるオブジェクトを調べます。

• Validate Changesボタンを使用して、変更を実行できるかどうかを確認します。ECOが失敗する典型的な理由は、オブジェクトが利用できないことです。例えば、指定されたPCBフットプリントが利用可能なライブラリに存在しない、または指定されたパッドがフットプリント上に存在しない場合です。

• ECOが失敗する別の理由は、あるECOに必要なオブジェクトが存在しなかったが、現在のECOの処理中にちょうど追加された場合です。この状況では、そのECOを完了するために再度更新コマンドを実行します。

各設計変更はECOとして提示され、必要なものを有効にします。

回路図とPCBの間のリンクの理解

ユニークな識別子によるコンポーネントのマッチング

各回路図コンポーネントは、一意の識別子（UID）を通じてそのPCBコンポーネントにリンクします。UIDは、回路図コンポーネントがシート上に配置されたときに割り当てられ、設計がPCBエディタに転送されるときにこの値がPCBコンポーネントに転送されます。

この方式は単純な設計には適していますが、マルチチャネル設計をサポートするには不十分です。マルチチャネル設計では、同じ回路図コンポーネントが各物理チャネルで繰り返され、これは繰り返されたPCBコンポーネントが同じUIDを持つことを意味します。これに対応するために、PCBコンポーネントのUIDは、親シートシンボルのUIDと回路図コンポーネントのUIDを組み合わせて作成されます。マルチチャネル設計がどのように作成されたかによって、PCB UIDの構文がわずかに変わります。

同じ回路図シートを参照する複数のシートシンボルを配置することによって作成されたマルチチャネル設計の場合、各シートシンボルは一意のIDを提供できるので、PCB UIDの形式は以下の通りです：

\SheetSymbolUID\SchComponentUID

Repeatキーワードを使用して作成されたマルチチャネル設計では、1つのシートシンボルUIDしか利用できないため、PCB UIDには次の形式でChannelIndex値が含まれます：

\ChannelIndex+SheetSymbolUID\SchComponentUID

コンポーネントがリンクされていない場合

回路図とPCBのコンポーネントを一致させるためにUIDを使用する利点は、デザインエータが非同期化される可能性がある（何度かPCBの再注釈を実行することによって）場合でも、回路図とPCBが同期不可能になるリスクなしに、それを可能にすることです。

回路図またはPCB上に存在するコンポーネントが、他のエディターに同じUIDを持つ対応するコンポーネントが存在しない場合、以下のことが発生します：

• ソースエディターにのみ追加コンポーネントが存在する場合、そのコンポーネントをターゲットエディターに追加するためのECOが生成されます。

• ターゲットエディターにのみ追加コンポーネントが存在する場合、その余分なコンポーネントを削除するためのECOが生成されます。

• 両方のエディターに一致しないコンポーネントが存在する場合、ソフトウェアはそれらをどのように扱うか指示が必要になるため、Failed to Matchダイアログが開きます。

ダイアログボタンには以下の機能があります：

• Automatically Create Component Links - 未対応のコンポーネントに既に一致する指定子があることが分かっている場合は、このボタンをクリックしてください。ソフトウェアは、コンポーネントの指定子を使用して、これらの追加コンポーネントに一致するUIDを割り当てます。指定子によって一致できるコンポーネントの場合、一致しないパラメーターなど、他のプロパティの違いによってECOが生成されます。指定子によって一致できないコンポーネントがある場合、これらを追加/削除するECOが生成されます（ソースエディターに存在する追加コンポーネントを追加するため、ターゲットエディターから追加コンポーネントを削除するため）。

• Manual Component Links - 一致するコンポーネントがあることは分かっているが、その指定子の状態が分からない場合は、このボタンをクリックしてください。Edit Component Linksダイアログが開きます（以下で説明）。ここで、各ソースとターゲットコンポーネントを手動で選択し、一致するUIDを割り当てながら一致するコンポーネントリストに転送します。その後、指定子（およびその他の一致しないコンポーネントプロパティ）を同期するためのECOが生成されます。

• Cancel - ソースエディターに存在する追加コンポーネントを追加し、ターゲットエディターから追加コンポーネントを削除するためのECOを生成するには、このボタンをクリックしてください。

コンポーネントの手動リンク

コンポーネントリンクの状態は、いつでもEdit Component Linksダイアログ（PCBエディター、Projects » Component Linksコマンド）で確認および管理できます。

ダイアログの機能を要約すると：

• 一致しないコンポーネントは左側のUn-Matched Componentsの2列に表示され、一致するUIDを共有するコンポーネントはダイアログの右側にあるMatched Componentsの領域に表示されます。

• ダイアログの中央にある矢印ボタンは、選択したコンポーネントを手動で一致させる（または一致させない）ために使用されます。

• Add Pairs Matched Byボタンとダイアログの下部にあるオプションは、現在一致していないコンポーネントのリストをスキャンし、有効になっているプロパティ（デザインネータ、コメント、フットプリント）によってそれらを一致させるために使用されます。

• Perform Updateボタンがクリックされると、新しく一致したPCBコンポーネントには、その回路図の対応するコンポーネントのUIDが割り当てられます。

• このダイアログを使用して手動でコンポーネントのリンクを行った後、同期状態を確認する（Design » Updateコマンドを実行する）ことが良い習慣です。

Edit Component Linksダイアログは、UIDの不一致を検出して解決するために使用され、PCBエディターから実行されます。

ネットとクラスのマッチング

ネットとクラスには、親（ネットまたはクラス）と子（そのネットまたはクラスのメンバー）があります。これらをマッチングするには、コンポーネントのリンクに使用されるUIDメカニズムとは異なるアプローチが必要です。これは、親、子、または親とその子の両方に変更がある場合に対応するためです。例えば、回路図上のネットの名前を変更するという単純なことでさえ、そのネットとすべての子ピンをPCBから削除し、新しく名付けられたネットを追加し、最後にすべての子ピンをその新しいネットに追加する必要はありません。

これをサポートするために、ソフトウェアには、メンバーによるネットとクラスのマッチング、および名前によるマッチングのための別々のマッチングアルゴリズムが含まれています。マッチングプロセスは、Options for ProjectダイアログのComparatorタブのObject Matching Criteriaセクションで設定されます。

デフォルトの設定は、まずメンバーに一致させ、次にオブジェクトタイプ名によって一致させます。

これらのタイプのオブジェクトに対するマッチングは、次の方法で処理されます：

• 設計同期中、デフォルトの動作は、Min Match % と Min Match Member の設定に従って、まずメンバーによる照合を試みることです。

• メンバー照合に失敗した場合、ソフトウェアは次に名前による照合を試みます（Use Name Matching オプションが有効になっている場合）。

• これらの照合プロセスのいずれかが成功すると、エンジニアリング変更命令ダイアログに進みます。

•  両方の照合技術が失敗した場合（またはUse Name MatchingオプションがNeverに設定されている場合）、Match Manuallyダイアログが開きます。

• Match ManuallyダイアログでNoをクリックすると、ユーザーマッチングプロセスをスキップしてEngineering Change Orderダイアログに直接進みます。未マッチオブジェクトに対してマッチングを試みていないため、ソフトウェアは参照オブジェクトとターゲットオブジェクトが関連していないと判断し、Unmatched Reference Objectsをボードから削除し、Unmatached Target Objectsを新しいオブジェクトとして追加するECOを生成します。

• ダイアログでYesをクリックして手動でマッチングすると、以下に示すようにMatch <ObjectType>ダイアログが開きます（ダイアログのキャプションは未マッチオブジェクトのタイプに応じて変更されます）。

Match <ObjectType> ダイアログは、マッチすると分かっているオブジェクトを手動でマッチさせるために使用します。右側を空のままにして、確信がない場合はContinueをクリックしてください。

• このダイアログでは、Unmatched Reference ObjectsとUnmatched Target Objectsでマッチさせたいオブジェクトを選択し、それらをダイアログのMatched Pairsセクションに移動します。これらのオブジェクトについて、ソフトウェアは名前を更新して今後一致させるためのECOを生成し、メンバーを削除/追加するECOも生成して、それらが一致するようにします。

• オブジェクトを手動でマッチさせる必要はありません。たとえば、確信が持てない場合でも。一致しないオブジェクトについては、ソフトウェアは参照オブジェクトと対象オブジェクトが関連していないと仮定し、Unmatched Reference Objectsをボードから削除し、Unmatched Target Objectsを新しいオブジェクトとして追加するECOを生成します。

• マッチすると分かっているオブジェクトをマッチさせたら、ContinueをクリックしてEngineering Change Orderダイアログを開きます。

• Cancelをクリックすると、更新プロセスが終了します。

設計ルールの照合

回路図で定義された設計ルールは、PCB上の対応するルールにリンクされなければなりません。リンク機構がなければ、回路図上のルールを更新してその変更をPCBに反映させることができません。UIDは、回路図の設計ルールをPCBの設計ルールにリンクするために使用されます。

UIDは、回路図上のルール定義を保持するパラメータセット内で自動的に割り当てられ、設計同期中にPCBに転送されます。

設計ルールはUIDを使用して、回路図の設計ルール定義とPCBの設計ルールを照合します。

通常、PCBエディタのPCBルールと制約ダイアログでUIDを手動で編集した場合を除き、ルールの照合を手動で管理する必要はありません。UIDが一致しない場合、ソフトウェアは一致するPCBルールがない回路図のルールに対して新しいルールをPCBに追加し、一致する回路図の設計ルールがないPCB設計ルールを削除します。