制御インピーダンスを持つPCB上でのインタラクティブ配線
デバイスのスイッチング速度が上がるにつれて、制御インピーダンス配線はデジタル設計者にとって注目の話題となっています。この記事では、コンポーネントのインピーダンスをマッチさせ、PCBエディターでの制御インピーダンス配線機能をどのように使用できるかを紹介します。
エンジニアリングの世界ではよく言われる言葉があります - デジタル設計で働く電子エンジニアには、シグナルインテグリティの問題を経験した人と、そのうち経験する人の二種類しかいないと。数年前までは、シグナルインテグリティは専門家のための用語で、高速設計でのみ対処する必要がありました。しかし、これらの高速設計でのデバイススイッチング速度はもはや特別なものではなく、実際には急速に標準になりつつあります。集積回路技術の向上によりトランジスタのサイズが小さくなるにつれて、それらがスイッチする速度は上がります。そして、このスイッチング速度がデジタル信号の整合性に影響を与えるのです。
幸いにも、良い設計原則に従い、制御インピーダンスボードとして設計を実装することで、多くの潜在的な信号整合性の問題を避けることができます。これを達成するには特定の設計ツールの機能が必要です - リンギングや反射の問題を持つ可能性のあるネットを検出できる分析ツールと、設計者が正しい配線インピーダンスを達成できるようにするボード設計ツールが必要です。AltiumのPCBエディタにはこれらの機能があります。
この記事は、何が信号整合性の問題を引き起こすのか、そしてあなたのボードがそれらの問題に悩まされる可能性があるかどうかを理解するのに役立ちます。また、潜在的なSI問題を最小限に抑えるために採用する必要がある2つの設計アプローチ - コンポーネントのインピーダンスのマッチングと制御インピーダンス配線についても議論します。
制御インピーダンス配線は必要ですか？
制御インピーダンス配線を気にする必要がありますか？とあなたは尋ねるかもしれません。
理想的な状況では、コンポーネントの出力ピンから出るエネルギー全てがPCB上の接続されたトラックに結合され、PCBの配線を通じて他端の負荷入力ピンまで流れ、その負荷によって吸収されます。もし全てのエネルギーが負荷によって吸収されない場合、残ったエネルギーはPCB配線に反射して、ソース出力ピンまで流れることがあります。この反射エネルギーは元の信号と相互作用し、エネルギーの極性に応じてそれに加算されたり減算されたりして、リンギングを引き起こします。リンギングが十分に大きい場合、信号の整合性に影響を与え、予測不可能で誤った回路動作を引き起こすことになります。
これが発生するかどうかをどうやって知ることができるのでしょうか？ソースピンがエッジ遷移を完了させ、その信号がロードピンに到達する前に、反射エネルギーの影響を受ける条件が存在します。SI（信号整合性）の問題が発生する可能性があるかどうかを判断するためによく使われる経験則が「1/3立ち上がり時間」ルールです。このルールによると、トレースが立ち上がり時間の1/3よりも長い場合、反射（リンギング）が発生する可能性があります。ソースピンの立ち上がり時間が1ナノ秒である場合、0.33ナノ秒（FR4で約2インチ）よりも長いルートは、伝送線とみなされ、信号整合性の問題の候補となります。お使いのデバイスがこのような立ち上がり時間を持ち、このような長さの配線を行うことが分かっている場合、PCB上で信号整合性の問題に直面する可能性が高くなります。
インピーダンスをどのように制御するか
では、ソースと負荷の間でエネルギーが行き来して反射される状況をどのように避けるかというと、インピーダンスをマッチングすることによって避けます。インピーダンスマッチングは、すべてのエネルギーがソースから配線に、そして配線から負荷に結合されることを保証します。インピーダンスに関してボードを配線することを制御インピーダンス配線と呼びます。また、インピーダンスが管理されたボードは制御インピーダンスPCBと呼ばれます。
インピーダンスマッチングを達成するには、2つの異なる要素があります。1つ目はコンポーネントのマッチング、2つ目は必要なインピーダンスを得るためにボードを配線することです。
コンポーネントのインピーダンスマッチング
配線だけで制御インピーダンスPCBを達成することはできません。まず、コンポーネントのインピーダンスを確認し、必要に応じてマッチングする必要があります。
理想的には、設計キャプチャフェーズで潜在的な信号整合性の問題を抱える可能性のあるネットを検出し、追加の終端部品をボード設計プロセスが始まる前に含めることができるようにしたいです。そして、出力ピンが低インピーダンスで入力ピンが高インピーダンスであるため、インピーダンスマッチングを達成するために設計に終端部品を追加する必要がある可能性が高いです。
設計のスキーマティックキャプチャ段階で信号整合性分析を実行できます。もし実行するなら（Toolsメニュー）、平均トラックインピーダンスとルート長を提供し、供給ネットを定義するよう求められます。これが完了すると、設計を分析でき、潜在的な問題ネットが下記のように信号整合性パネルで特定できます。
設計キャプチャ中に潜在的な信号整合性の問題をテストします。
このパネルから、選択したネットに対して反射解析を実行できます。また、可能な終端構成と値を試すこともできますが、上の画像に示されている信号整合性パネルの終端領域にはSerial Resオプションが有効になっていることに注意してください。その直下のパネルのセクションには、シリーズ終端抵抗器が表示されており、ここで反射解析に使用される最小および最大シリーズ終端抵抗値を定義します（独自の値を入力するにはSuggestチェックボックスを無効にします）。
以下の画像は、ネットのリンギングを示す2つのグラフです。最初のグラフは終端なしのネットを、2番目のグラフはソースピンに理論的な直列終端抵抗が含まれている状態です。 反射解析は10回実施され、理論的な終端器は20オームから60オームまでステップアップしました。5回のパス（最初のスイープは20オーム、最後のスイープは60オーム）がグラフの右側にリストされており、各結果をクリックするとその結果が強調表示され、理論的な終端抵抗値が右下に表示されます。このネットの場合、40オームの直列終端抵抗が右の画像で選択されたグラフを生成します。 
左のグラフは信号完全性に問題がある可能性のあるネットを示しており、右のグラフは理論上の直列終端抵抗約40オームが追加された同じネットです。
配線インピーダンスを決定するものは何か？
制御インピーダンスPCBを実現するための第二の部分は、トラックが定義されたインピーダンスを持つようにボードを配線することです。シグナル配線のインピーダンスに影響を与える要因には、PCBの製造に使用される材料の物理的寸法と特性が含まれます。
以下に、ソフトウェアが配線インピーダンスを計算するために使用する2つの式を示します。適切な式は、ルートが片側にのみ平面層が存在する場合（マイクロストリップと呼ばれる）か、両側に平面層が存在する場合（ストリップラインと呼ばれる）に応じて選択されます。平面層が信号層に隣接していない場合は、最も近い平面層が計算に使用されることに注意してください。また、オフセットストリップライン構成はサポートされていないことにも注意してください。
マイクロストリップ特性インピーダンスの式
Zo=(87/√(Er+1.41))*LN(5.98*トレースと平面の距離/(0.8*トレース幅 + トレース高さ))
ストリップラインの特性インピーダンスの公式
Zo=(60/√(Er))*LN((1.9*平面間距離)/(0.8*トレース幅 + トレース高さ))
式からわかるように、銅と絶縁体（誘電体）の厚さ、配線幅、そしてErはすべてインピーダンスに寄与します。Erは誘電体材料の誘電率であり、PCB製造で最も一般的に使用される標準的なガラスエポキシ誘電体（FR-4）では、4から5の範囲で最大20%まで変動することがあります。ポリイミドやテフロンなど、より安定した誘電体材料も利用可能です。
これらの式はユーザーが定義可能で、インピーダンス式エディタから編集できます。これは、レイヤースタックマネージャを通じてアクセスします。
各レイヤーの配線幅の計算
式からわかるように、配線インピーダンスに影響を与える多くの相互関連する値があります。さらに複雑にすることに、ボードデザイナーとしては、最も適切な配線幅/クリアランスを選択し、プロジェクトの予算に合わせてレイヤー数を最小限に抑えるなど、通常のトレードオフを考慮する必要があります。
理想的には、達成すべきインピーダンスが指定されていることでしょう。通常は40から90オームの範囲です。指定されたインピーダンスを達成するために各レイヤーの配線幅を計算する必要がある代わりに、インピーダンスを指定すると、ソフトウェアがこのインピーダンスを達成するために各レイヤーで必要な配線幅を計算します。
これを行うには、配線幅の設計ルールを設定する際にCharacteristic Impedance Driven Widthオプションを有効にし、PCB Rules and Constraint Editorで必要な最小/推奨/最大インピーダンスを入力します。これらは自動的に各信号層の幅に変換されます。下の画像に示されている例は、6層（4信号+2プレーン）です。 
特性インピーダンス駆動幅オプションを有効にすると、幅をインピーダンスとして指定でき、これを達成するために必要な配線幅が自動的に計算されます。レイヤースタックは右に表示されます。 基板を配線し、レイヤーを変更する際、ソフトウェアは指定されたインピーダンスを達成するために必要なトラック幅に自動的に調整します。このインタラクティブな制御インピーダンス配線は、制御インピーダンスPCBを設計する作業を大幅に簡素化します。
内蔵インピーダンス計算機は、ビアの影響を考慮しておらず、信号層間の損失なしの伝達を仮定しています。さらに、単一端子構造のみを考慮し（差動は考慮せず）、目標ネットの配線幅を全層にわたって決定します。
レイヤースタックの定義
インピーダンスを制御するための基本的な要件は、各信号経路の下に信号リターンパスを提供できる電源プレーンを含めることです。これらのプレーンはボードスタックを通して分散されるべきで、理想的には、制御されたインピーダンス配線を運ぶ各信号層に隣接する少なくとも1つのプレーンが配置されています。隣接するプレーンは各信号のリターンパスを提供し、ここでは説明されない理由から、そのプレーンによって分配される直流電圧に関係なくそうします。
プレーンを通るリターンパス電流は、信号層のルートと同じ物理的な経路をたどろうとするので、電源プレーンの下にある重要な配線の下で、分割やブローアウトなどの不連続性を導入することを常に避けることが重要です。
信号層とプレーン層の適切な順序を選択するだけでなく、各層の材料特性も定義する必要があります。これには以下が含まれます：
- 銅の厚さ
- 誘電体の厚さ
- 誘電率
これらの値と配線幅は、最終的なインピーダンスにすべて影響します。必要なインピーダンスを達成するには、これらの値をすべて調整するプロセスになります。可能な銅と誘電体の厚さの値も限られている可能性があることに注意してください。これは、PCB製造業者から入手可能な材料によって決定されます。
例えば、信号層に使用される銅の厚さの典型的な値は0.7mil（18µmまたは1/2 oz）、プレーン層には1.4mil（36µmまたは1 oz）です。しかし、スタックアップが、マルチレイヤープロセスで使用される元の薄いパネルの一方の側に信号層とプレーン層が一組となっている場合、それらは同じ銅の厚さである必要があるかもしれません。
前の画像では、内部の銅は36µm、外側の銅箔層は18µmです。誘電体層はすべて250µmです。 このスタックアップの問題点は、50オームの配線を達成するためには、トップ層の幅が約396µm（約18mil）とかなり広い必要があることです。 一つの解決策は、誘電体の厚さを減らすことです。下の画像では、`De1`と`De2`の厚さを120µmに減らしました。これにより、トップ層（`Cu1`）の配線幅が207µm（約8mil）に、`Cu3 (Sig)`層の配線幅が（5mil）に減少しました。これらの幅は、ほとんどのコンポーネントへの配線に適しているはずです。
46層のスタックアップに注目してください。2つの内部プレーン層がCu3（Sig）内部信号層の周りに配置されています。この層とトップ層が制御インピーダンス信号を運ぶためです。
銅の厚さと同様に、コアの厚さも特定の増分でのみ利用可能です。これは、コアの厚さが多層プロセスで使用されるレイヤーペアパネルの厚さによって定義されるためです。プリプレグの厚さについては、おそらくもっと自由度が高いでしょう。そして、最終的な全体のボードの厚さも、現実的な値でなければなりません（典型的には約62ミルが一般的です）。
この簡単な例から、利用可能な材料と望ましいインピーダンスから最終的なボードのスタックアップと配線幅に至るまでのプロセスがあることがわかります。
配線されたボードの信号整合性のテスト
設計キャプチャ中に想定された配線長と配線インピーダンスを使用してネットをテストしたのと同じように、配線が完了したら、基板上でこのプロセスを繰り返して、潜在的なインピーダンスの不一致や反射問題をチェックする必要があります。Signal IntegrityコマンドをPCBエディタのToolsメニューから起動します。PCBはプロジェクトの一部であるため、レイヤースタックマネージャーで定義された材料の特性と寸法、および基板上のルートの実際の幅が、シグナルインテグリティテストに使用されるインピーダンスの計算に使用されます。
指定されたインピーダンスの達成
正しいインピーダンスを達成するために行う反復的な寸法調整プロセスを超えて、製造されたPCB上で達成される最終的なインピーダンスに影響を与える他の要因があります。これには、PCBに使用される誘電体材料の一貫性と安定性、およびエッチングプロセスの一貫性と品質が含まれます。制御インピーダンスPCBが必要な場合は、PCB製造業者とこのことを話し合うべきです。一部の製造業者は、希望するスタックアップを提供すれば、トラックの幾何学についてアドバイスできる場合があります。多くの場合、彼らは製造する各パネルにインピーダンステストクーポンを含めることができます - これはボード上で実際に達成されたインピーダンスを測定するために使用できます。
追加の記事とリソース
この記事は、信号整合性と制御インピーダンスPCB設計のトピックについての導入を提供します。以下のリンクを使用して、認識された業界の専門家によって開発されたリソースについてさらに学ぶことができます。