回路設計の検証

親ページ： 回路図についてもっと知る

設計をコンパイルするとはどういう意味ですか？そして、なぜ設計をコンパイルする必要があるのでしょうか；ソフトウェアは、私が回路図上で作成する接続を追跡できないのでしょうか？

このソフトウェアは、回路図とPCBの間の接続データを管理します。

最終的に、ソフトウェアは回路図とPCBの両方に対して、全体の設計の接続モデルを構築する必要があります。これを持続的に行うためには - ソフトウェアが常に接続性を追跡している状態で - 設計を開いたときに全体の設計に関するコンポーネントと接続データが利用可能である必要があります。これは、すべてのデータを単一のファイルに保存することで実現可能ですが、大規模なマルチシート回路図のすべてのシートのデータを単一のファイルに保存することは、いくつかの理由から最善のアプローチではありません。

ソフトウェア開発に例えるならば、それはあたかもアプリケーション全体のソースコードを単一のファイルに保存し、変更を加えるたびに再コンパイルする開発環境でコーディングするようなものです。これらはどちらも、どのコーダーも望まないことでしょう。ソフトウェア開発ツールは、ソースを複数のファイルに分散させ、作成プロセスを分析およびコンパイルプロセスから分離します。これにより、開発者は自由にソースコードを作成、編集、修正でき、選択したファイル構造を使用します。ソースをコンパイルして、準備が整ったと思われる時にのみ、動作するコードを生成します。

この同じアプローチを使用して、回路設計者は自由に配置、配線、再配置、名前の変更、および回路設計からコンテンツの追加や削除を行うことができます。設計者が準備が整ったと考えた時に、それをコンパイルし - 検証して内部接続モデルを構築します。このアプローチは、1つのファイルごとに1つの回路図シートモデルもサポートします。各回路図に別々のファイルを使用することで、以前のプロジェクトからコンテンツを簡単に取り込むことができ、また、複数の設計者が同時に同じプロジェクトに取り組むことも意味します。

デザインをコンパイルする準備ができたら、ProjectメニューからCompile PCB Projectコマンドを選択してください。

ソフトウェアは以下を行います：

• 各回路図シートのネットリストを構築します。
• シート間の接続性を作成します。
• 統合データモデルを構築します。
• ドラフティングと電気的なエラーをチェックするために、完全なデザインを分析します。

このアプローチを使用すると、回路図エディタは実際には配線ツールではなく、インテリジェントな製図ツールになります。2つのピンをワイヤで接続するとき、実際のネットを作成しているのではなく、設計意図をドラフトしています。そのネットは、プロジェクトをコンパイルするまで作成されません。そのプロセスは、回路図エディタの外部のコードによって管理されます。述べたように、このアプローチには多くの利点がありますが、最大の利点は、コンパイルされた設計モデルが個々の回路図およびPCBエディタの外部にあることです。このコンパイルされたモデルは、統合データモデル（UDM）として参照されます。UDMには、設計内のすべてのコンポーネントの詳細な説明と、それらがどのように接続されているかが含まれています。

統合データモデル

ソフトウェアの基本要素は、統合データモデル（UDM）です。プロジェクトがコンパイルされると、設計プロセスの中心に位置する一つの統合されたモデルが作成されます。モデル内のデータは、ソフトウェア内のさまざまなエディタやサービスによってアクセスおよび操作することができます。各設計ドメインごとに別々のデータストアを使用するのではなく、UDMは、コンポーネントとその接続を含む、設計のすべての側面からのすべての情報を収容するように構造化されています。

統合データモデルは、すべてのエディタに設計データを利用可能にし、マルチチャネル設計やバリアントのような高度な設計機能を提供するのに役立ちます。

統合データモデルとどのようにやり取りするのでしょうか？例えば、設計を通じてネットを追跡するには？それはNavigatorパネルを通じて行います。

Navigatorパネルでの接続性の調査

参照記事： Navigatorパネル

設計が大きく、多くのシートにまたがっている場合、単に回路図を見てネットを追跡し、設計の接続性を確認するのは難しくなります。このプロセスを支援するために、Navigatorパネルが使用されます。このパネルは、コンパイルされた設計全体のビューを提供するので、プロジェクトがコンパイルされるまで（Project » Compile PCB Project）空白のままです。Navigatorパネルは、設計ウィンドウの右下にあるPanelsボタンをクリックしてからNavigatorを選択することで開けます。

パネルの使用方法：

• パネルの上部にあるボタンをクリックしてブラウジングの動作を設定し、PreferencesダイアログのSystem - Navigationページを開いて、好みのHighlight Methodsを有効にします。または、パネル内の興味のあるオブジェクトを右クリックして、コンテキストメニューのオプションを使用してナビゲーションの動作を設定します。

• パネルの最初のセクションで、ブラウジングの範囲を設定します。全体の設計をブラウズするには、Flattened Hierarchyを選択します。

• Instanceセクションのリストでコンポーネントをクリックすると、そのコンポーネントにジャンプし、コンポーネントを展開して所在地を特定し、ピンにジャンプします。

• Net / Busセクションでネットまたはバスをクリックすると、そのネットまたはバスにジャンプし、コンポーネントを展開して所在地を特定し、ピンにジャンプします。

Navigatorパネルでコンポーネントまたはネットをクリックすると、そのコンポーネントまたはネットを特定し、設計を通じて接続性を追跡できます。表示オプションにアクセスするには、右クリックします。

コンポーネントの検証

メイン記事： コンポーネントとライブラリについての詳細

設計の検証における重要な側面の一つは、コンポーネントが正しいことを確信することです。通常、これはコンポーネントが企業のライブラリに追加される際に行われます。ボード設計のエラーを引き起こす一般的なコンポーネントのエラーには以下のものがあります：

• Invalid footprint reference - コンポーネントが利用可能でないフットプリントを参照しています。回路図エディタからPCBエディタへの設計の転送中に、ソフトウェアは利用可能なライブラリで、PCB Modelダイアログで各フットプリントに選択されたPCBライブラリオプションに従ってフットプリントを探します。

• Pins do not match pads - コンポーネントシンボルのピン番号がフットプリントのパッド番号と一致しません。ソフトウェアはピンとパッドが1対1で一致すると仮定します。例えば、回路図シンボルのピン4がPCBのパッド番号4と一致します。これは必須ではありません。一致しない場合、ピンからパッドへのマッピングは、PCB Modelダイアログでのコンポーネント作成プロセスの一部として定義する必要があります。

設計の遅延やフラストレーションの原因となる他のコンポーネントエラーには以下のようなものがあります：

• 不正確なデフォルト指定子。

• 電気的タイプなど、間違った回路図ピン仕様。

• コンポーネントの仕様、部品番号、データシートの参照など、設計の詳細が不足している。

• 間違って定義された隠された電源ピン。マルチパートコンポーネントでは、これらはパートゼロに割り当てられるべきで、コンポーネントのどの部分が回路図上に配置されていても存在することを保証するためです。

検証オプションの設定

メイン記事： Project Optionsダイアログ

コンパイルされた設計に対して実行できる多数のドラフティングおよび電気的チェックがあります。これらはプロジェクトオプションの一部として設定されます。Project » Project Optionsをクリックして、Project Optionsダイアログを開きます（ショートカット: C, O）。デフォルト設定がすべての設計に適しているわけではないため、オプションを理解し、設計に合わせて設定する方法を習得することが重要です。

ドラフティングチェック

コンパイル時には、Project Optionsダイアログのエラーレポートタブの設定に従って、一般的な製図および編集エラーがチェックされます。

必要なエラーチェックを設定します。

エラーチェックは、例えばViolations Associated with Nets、Violations Associated with Componentsなど、グループに分けられています。グループはダイアログでアルファベット順にリストされています。

各違反のReport Modeは、それをクリックしてドロップダウンから希望の値を選択することで、Fatal Error、Error、Warning、No Reportの4つの値に変更できます。

通常、まず設計をコンパイルして、デフォルト設定での警告を確認する方が良いです。現在の設計に問題ない警告については、報告レベルを変更できます。

接続性チェック

電気的な接続性は、Project OptionsダイアログのConnection Matrixタブの設定に従ってチェックされます。

接続マトリックスは、どの電気的条件が許可され、どの条件が許可されないかを定義します。

このマトリックスは、コンポーネントのピンとネット識別子（ポートやシートエントリーなど）の間の接続ルールを確立するメカニズムを提供します。これは、警告またはエラーとして報告されるべき論理的または電気的条件を定義します。例えば、出力ピンが別の出力ピンに接続されている場合、通常はエラー条件とみなされますが、接続された2つの受動ピンでは問題ありません。

特定のルールを変更するには、マトリックス内の小さな四角をクリックしてください。各ルールは、与えられたピン/ネット識別子の組み合わせに対する報告レベルを決定します。各ルールには4つの可能な値があります：Fatal Error、Error、Warning、No Report。

メッセージの解釈とエラーの特定

メイン記事： Messagesパネル

プロジェクトがコンパイルされると、警告またはエラーを生成するすべての条件がMessagesパネルにリストされます。エラー条件がある場合にのみMessagesパネルが自動的に開くことに注意してください。警告を確認するには、それを開く必要があります。アプリケーションの右下にあるPanelsボタンをクリックして、Messagesパネルを表示します。プロジェクトがコンパイルされると、検出された警告とエラーがパネルにリストされます。

Messagesパネルは、プロジェクトで検出された警告とエラーを表示します。

 さらに、Messagesパネルは、コンパイラ違反を提示するための中心的な役割を果たします。注意すべき点には以下のものが含まれます：

• Messagesパネルには2つの領域があります - 上部のグリッド領域は警告/エラーを要約し、下部の領域は現在選択されている警告/エラーの詳細を表示します。

• メッセージをダブルクリックすると、その警告/エラーにクロスプローブします。詳細をダブルクリックすると、その特定のオブジェクトが表示されます。

• Messagesパネルの列見出し（例：クラス、ドキュメント、メッセージなど）をクリックすると、エラーや警告のソートに役立ちます。

• Messagesパネルで右クリックして、メッセージをクリアするか、レポートにエクスポートします。

• このパネルには、Error ReportingタブとConnection Matrixタブの設定から検出された警告とエラーが含まれています。

• Wiringツールバーでをクリックすると、インタラクティブなPlace Specific No ERCダイアログが開きます。このダイアログでは、現在のコンパイル警告/エラーのリストが表示され、エラーへのクロスプロービングをサポートし、選択したエラーに事前に設定された特定のNo ERCディレクティブを配置できます。

• Messagesパネルで警告/エラーを右クリックし、Place Specific No ERC for this violationコマンドを選択すると、自動的にエラーの場所にクロスプローブされ、No ERCディレクティブがカーソルに表示され、エラーの場所に配置する準備が整います。配置前に必要に応じて、Tabを押してディレクティブのプロパティを編集できます：

  • 一般的なディレクティブとして、ディレクティブが配置された点でのすべてのエラーチェックを抑制します。

  • 特定のディレクティブとして、ディレクティブが配置された点で指定されたエラーチェックのみを抑制します。

警告やエラーの解決

検出された各警告やエラーに対処することが重要です。デフォルトのエラー設定は、ソフトウェアが慎重な側に誤り、テストの境界を緩和できるかどうかをあなたが決定することが望ましいため、保守的になりがちです。たとえば、設計ではIOピンを入力ポートに接続する必要があり、Connection Matrixタブの適切なセルを調整する必要があるかもしれません。変更されるべき一般的なエラーチェックには、Net has no driving sourceがあり、そのチェックをError Reportingタブで無効にする必要があります。

特定の条件で全体の設計をテストしたいが、回路の特定の点で警告/エラーを無視したい場合があります。たとえば、特定の場所でネットの名前を変更することを許可したいが、その場所でのみ許可したい場合があります。これは、その場所にNo ERCディレクティブを配置することで行うことができます。

No ERCディレクティブの使用

メイン記事： No ERCオブジェクト

回路の特定の点でエラーを報告しないようにする必要がある場合、その点にNo ERC（Electrical Rules Check）ディレクティブを配置します（Place » Directives » Generic No ERC）。これは「この場所で警告/エラーを表示しない」という意味です。No ERCシンボルのスタイルと色を、プロパティパネルのNo ERCモードで、回路内の役割に合わせて設定します。

特定の場所で警告やエラーを抑制するために、No ERCディレクティブを配置します。

No ERCディレクティブは、必要に応じて印刷物から除外することができます。これは、Schematic Print Propertiesダイアログで関連するオプションを有効にすることで実現できます。

Messages パネルから（右クリックしてPlace Specific No ERC for this violationを選択することで）直接エラーの場所に特定のNo ERCディレクティブを配置することができます。または違反の場所に配置することもできます。

Messages パネルまたは違反の場所から、エラーの場所に直接特定のNo ERCディレクティブを簡単に配置できる右クリックコマンド。

コンパイラエラーについての詳細

メイン記事： プロジェクトコンパイラ違反リファレンスこのソフトウェアは、多数の潜在的なエラー条件をテストすることができます。プロジェクトコンパイラ違反リファレンスには、各エラーチェックに関する情報があります。