在Altium Designer中验证电路板设计

上级页面：Altium Designer设计演示教程

主页面：PCB设计规则参考、设计规则检查（DRC）

PCB编辑器是一种规则驱动型设计环境——在此环境中，您可以定义多种可用于通过检查确保电路板完整性的设计规则。通常，您应在设计开始时设置设计规则。您可以通过在线DRC功能，监控启用的规则，并立即高亮显示任何检测到的设计违规行为。您还可以运行一个批DRC，以测试设计是否符合规则并生成一份报告，详细说明已启用的规则和任何检测到的违规行为。

在本教程的前半部分，我们一起学习了如何检查布线设计规则，如何根据电源网络添加新的宽度约束规则，以及电气间距和布线过孔样式规则。除此之外，当创建一个新电路板时，还将自动定义多项其他设计规则。

违规显示配置

Preferences页面：PCB编辑器 - DRB违规显示

必须在进行违规检查前，了解违规是如何显示的。

Altium Designer拥有两种各具优势的设计违规显示技术。您可以在Preferences对话框的PCB Editor – DRC Violations Display页面，对显示技术进行配置。

• 违规显示——以针对DRC Error Markers所选的颜色（在View Configuration面板中进行配置；按L键将其打开）高亮显示错误基元，进行违规识别。进行缩小操作时，其将默认以纯色显示基元，而进行放大操作时，其将切换为所选的Violation Overlay Style。默认选择Style B - 一个圆圈里有个叉。

• 违规详细信息——当您进一步放大时，将添加Violation Detail（如启用），详细显示错误性质。Violation Detail可包括：

  • 违规地点信息。
  • 必要时，将出现一个指示违规类型的图标；例如，细交叉线表示发生短路。
  • 显示违反的规则设置的数值，例如，<0.25毫米。

  
  即可以颜色叠加形式显示违规，亦可作为详细讯息显示，并使用不同符号，显示错误类型的不同细节。

     
  当您将此更改放大至所选的Violation Overlay Style（第二张图）时，违规将以纯绿色显示（第一张图）；当您进一步放大时，将添加Violation Details（第三张图）。

Rule Checker的配置

对话框页面： Design Rule Checker

通过运行Design Rule Checker，检查设计是否违规。运行Tools » Design Rule Check命令，以打开对话框。此对话框可用于在线和批量DRC配置。

DRC报告选项

• 对话框打开后，默认显示对话框左侧选项树中选择的Report Options页码。

• 对话框右侧将显示通用报告选项列表。如需了解关于选项的更多信息，请在光标位于对话框上方时按下F1键。这些选项将默认显示在左侧。

  
  在线规则检查和批规则检查均可在Design Rule Checker对话框中显示。

DRC Rules to Check

• 请在对话框的Rules to Check部分，配置具体规则的测试。在对话框左侧的选项树中选择该页面，以显示所有规则类型（如下图所示）。您还可以通过在对话框左侧选择其他页面，按照类型（例如，电气）检查规则。
• 对于大部分规则类型，可以通过Online（在工作过程中进行检查）和Batch（单击Run Design Rule Check按钮时，检查该规则）复选框进行检查。

• 根据需要，单击启用/禁用规则。或者，右键单击显示上下文菜单。您可以通过此菜单，快速切换Online和Batch设置。选择Batch DRC - Used On条目，如下图所示。

  
  针对每种规则类型，进行规则配置。使用右键单击按钮，启用Used设计规则。

运行Design Rule Check（DRC）

单击对话框底部的Run Design Rule Check按钮，以进行设计规则检查。单击按钮时，DRC将运行，然后：

• Messages面板将打开，并列出所有检测到的错误。
• 如果在对话框的Report Options页面启用了Create Report File选项，则Design Rule Verification Report将在一个单独文档标签中打开。本教程的报告见下文。
  • 报告的上半部分将详细显示启用的待检查规则以及检测到的违规数量。单击某条规则，跳转至检测到的错误。
  • 违规规则总结下方将显示每条违规的详细信息。
  • 报告中实时显示相关链接。单击某项具体错误，以跳转返回电路板并在电路板上检查该错误。请注意，需要在Preferences对话框的System – Navigation页面中配置该单击动作的缩放比例。通过实验，确定合适的缩放比例。

报告的上半部分将详细显示启用的待检查规则以及检测到的违规数量。单击某条规则，跳转至检测到的错误。

报告的下半部分将显示每条违反的规则，以及错误中的对象列表。单击某个错误，以跳转至PCB上的对象。

Locating the Error Condition 定位错误状态

当您刚接触该软件时，一长串的违规最初可能会让您感到不知所措。管理此问题的一个好方法是在设计过程的不同阶段，禁用和启用Design Rule Check对话框中的规则。如果发现违规，则不建议禁用设计规则本身，而仅需禁用规则检查。例如，在电路板完全布线之前，您总是需要禁用Un-Routed Net检查。

• 当在教程电路板上运行一次批量DRC时，将有：
  • 4项Minimum Solder Mask Sliver违规——阻焊条的最小宽度小于此规则允许的宽度。此违规通常发生在元件焊盘之间。
  • 4项Clearance Constraint违规——信号层上对象之间的实测电气间距小于此规则规定的最小值。
• 在定位某项违规时：
  • 单击报告文件中的连接，或者
  • 在Messages面板中双击，
  • 在PCB Rules And Violations panel面板中，单击某项违规。
• 您可以使用Violation Details功能，了解错误条件。

• 如下图所示，Violation Details包括由白色箭头和0.25毫米文本指示的一项间距约束错误，表示间距小于规则允许的最小0.25毫米。下一步请计算出实际值是多少，以便了解违规程度。然后，您可以决定如何解决该错误。

  
  据Violation Details所示，这两块焊盘之间的间距小于0.25毫米；其并未详细显示实际间距。

了解错误状态

当发现某个错误后，您如何了解错误的偏差程度？作为设计人员，您需要了解此项基本信息，以确保能够决定如何以最好的方式解决此错误。

例如，如果规则表示阻焊层的最小允许间距为0.25毫米，而实际间距为0.24毫米，则情况不是很糟糕，而您或许可以通过调整规则设置接受该数值。但是，如果实际间距值为0.02，则此情况可能无法通过调整规则设置解决。

除实际测量距离外，还有多种可用于发现规则偏离程度的方法。您可以使用：

• 右键单击Violations子菜单，或者
• PCB Rules And Violations面板，或者
• Messages面板中包括的详细信息；实际值将与规定值一同详细说明（例如，0.175毫米 < 0.254毫米）。

Violations子菜单

右键单击Violations子菜单之前已在Existing Design Rule Violation部分描述。

如下图所示，Violations子菜单详细描述了实测状态与规则规定值之间的对比情况。

请右键单击某项违规，以检查违反了哪条规则及违规情况。

PCB Rules And Violations面板

面板页面：PCB Rules And Violations

您可以通过PCB Rules And Violations面板，定位并了解错误情况。

• 单击按钮，然后从菜单中选择PCB Rules And Violations，以显示此面板。其将默认在Rule Classes列表中显示[All Rules]。请在确定相关规则类型后，立即选择具体规则类别，以确保面板底部仅显示所选违规。

• 在列表中再次单击某项违规，以跳转至电路板上的违规；双击某项违规，以打开Violation Details对话框。

  
  此面板将详细说明违规类型、实测值、规则设置以及违规对象。

违规解决方法

作为一名设计人员，您必须了解解决每一种设计规则违规的最恰当方法。让我们从阻焊层错误开始，因为它们既具有相关性，亦有阻焊层设置更改的影响。

阻焊层最小间距违规

设计规则参考：阻焊层最小间距

阻焊层是指涂敷在电路板外表面，为铜提供防护绝缘覆盖的漆状薄层。在阻焊层上为元件开孔，并将导线焊到铜上。上述开孔将作为对象，显示在PCB编辑器中的阻焊层上（请注意，阻焊层将在底片中定义——在实际阻焊层中，您看到的对象将变为孔）。

在制造过程中，可以使用不同技术涂覆阻焊层。成本最低的方法是，通过阻焊层将其丝印到电路板表面上。为了解决层对齐问题，阻焊层开孔尺寸通常将超过焊盘；例如，默认设计规则中，扩展值为4密尔（约0.1毫米）。

还有其他阻焊层涂覆技术，可提供优质的层对准度和更加准确的形状定义。如果使用这些技术，则阻焊层的扩展量将更小，甚至为零。缩小阻焊层开孔，将降低出现阻焊层间距或丝印层与阻焊层间距错误的概率。

阻焊层间距错误。紫色表示各焊盘周围的阻焊层扩展量。

如果不考虑用于制造成品电路板的制造技术，则无法解决阻焊层错误。

例如，如果其为用于高附加值产品的复杂多层电路板，则很有可能应用优质的阻焊层技术，以减小或消除阻焊层扩展量。然而，简单的双面电路板（例如，本教程中所用电路板）更加倾向于作为低成本产品进行制造，因此需要使用低成本的阻焊层技术。这意味着，通过减小整个电路板的阻焊层扩展量，解决阻焊层间距错误，并不总是一种合适的解决方案。

类似于PCB设计的许多方面，在解决上述问题时，需要以一种集中的方式进行深思熟虑的权衡，以将其影响降到最低。

间距违规

设计规则参考：间距约束

有两种方式解决该间距约束：

• 通过减小晶体管封装焊盘的尺寸，增加焊盘之间的间距，或者
• 通过配置规则，允许晶体管封装焊盘之间采用更小的间距。

由于0.25毫米的间距相当宽松，而实际间隔非常接近于此值（0.22毫米），因此在此情况下，最好进行规则配置以允许采用更小的间距。为此，您可以在现有Clearance Constraint设计规则中进行间距配置，如下图所示。

• 在规则约束的栅格区域中，将TH Pad – to – TH Pad更改为0.22毫米。进行单元编辑时，请首先选择需要编辑的单元，然后按下F2键。

• 此解决方案在此情况下是可以接受的，因为唯一有通孔焊盘的其他元件为焊盘间距超过1毫米的连接器。否则，最好仅针对晶体管焊盘，增加第二个间距约束，如同对阻焊层扩展规则所做的那样。

  
  编辑Clearance Constraint，以确保可采用0.22毫米的TH Pad to TH Pad间距。

• 单击OK，以接受更改并关闭PCB Rules and Constraints Editor对话框。

丝印层间距违规

设计规则参考：丝印层间距

最后一个需要解决的错误是丝印层间距违规。丝印层间距违规通常是由标号太靠近相邻元件的轮廓造成的。您的设计可能没有任何此类违规——是否存在此类违规，取决于您放置的临近元件之间的间距忙，或者您是否已重新定位标号。单击、按住并拖动某个标号——除标号发生移动的元件中的对象以外，所有对象均将变暗；将该标号移动到一个新位置。

标号移动将受当前捕捉栅格的约束。如果当前网格间距过大，则按下Ctrl+G键，并输入一个新的栅格值。

将引起丝印层违规的标号重新定位。