Altium Designer 全新功能
本页详细介绍了Altium Designer 24初始版本中的改进内容，以及后续更新中添加的改进内容。除了提供一系列有助于推动现有技术的发展和成熟的改进内容外，每次更新也根据客户通过AltiumLive社区的BugCrunch 系统提出的反馈，在整个软件中整合大量修复和强化功能，以帮助您继续创造前沿电子技术。
Altium Designer 24.10
发布时间：2024年10月10日 - 版本24.10.1（build 45）
原理图输入改进
支持正常模式下的空子部件
改进了单部件/多部件符号的处理功能，并将适用于Alternate显示模式的相同特性和功能扩展至Normal显示模式。例如，现在可以在Normal显示模式下以单个符号表示元件，而在其Alternate模式下则以两个符号表示，如下图所示。
-
如果一个多部件元件仅在一个子部件中定义了基元，则当该子部件被放置在原理图图纸上时，无论当前处于何种显示模式下以及无论哪些子部件包含基元（无论是否包含第一个子部件），其位号标识符后缀均将被隐藏。
-
如果多部件元件在其视图模式（Normal或Alternate模式）下包含空子部件，则在放置过程中这些子部件将被忽略。
-
如果一个元件包含没有基元的子部件，且这些子部件未被放置在原理图上，则在进行设计确认时无论处于何种显示模式下，元件违规中均不会出现任何Unused子部件。
此外，现在还可以将部件或显示模式更改为不含任何基元的模式。当选定空子部件或显示模式时（
），Properties面板上的相应入口旁边即会显示一个警告图标。
如需了解更多信息，请参阅 Searching for & Placing Components页面。
PCB改进
Wire Bonding（开放测试阶段）
在本次发布中，添加了对使用Wire Bonding和板上芯片（CoB）技术开展混合电路板设计的支持。可通过此功能，使用定义的Die Pads（对应于原理图符号的引脚）创建元件。在将其放置到原理图上并（通过ECO）与PCB同步后，即可使用Bond Wires将其连接到主电路板的常规焊盘（或任何铜层）上。当连接到常规焊盘上时，该焊盘将类似于Bond Finger焊盘。
可以使用作为元件封装组成部分定义的die焊盘、bond finger焊盘和bond wires，定义一个完整的简单封装。
-
支持在使用预定义Die 元件层对（Top Die / Bottom Die）时，添加Die焊盘。请注意，当将一个Die焊盘放置在挤压3D体（和 Top Die / Bottom Die层）上时，其将被自动放置在该3D体的Overall Height上。
-
放置（Die焊盘与bond finger焊盘之间，Die焊盘与Die焊盘之间的）bond wires时，可使用预定义的Wire Bonding元件层对（Top Wire Bonding / Bottom Wire Bonding）。请使用Place » Bond Wire命令或者
在Active Bar上，放置bond wire。请使用Properties面板Profile区域中的字段，指定bond wire的Loop Height和Diameter的期望值，以及Die Bond Type （Ball或Wedge）–
。
-
可以将连接bond wires的常规焊盘（bond finger焊盘），与bond wires对齐。为此，请选定bond wires和与之连接的bond finger焊盘，右键单击选定内容，然后从右键单击菜单中选择Pad Actions » Align Bond Finger with Bond Wire命令。
在二维和三维视图中具有wire bonding功能的封装示例。
当使用Chip-on-Board法时，还可以手动放置bond wire，以将芯片的die焊盘连接到主电路板的任何铜层上。Bond wire将继承其源die焊盘的网络。既可以从同一个die焊盘上引出多条Bond wire，亦可以在主电路板的同一铜层上结束多条Bond wire。
具有wire bonding功能的PCB示例。
在Routing类别中，添加了一条支持wire bonding的新Wire Bonding 设计规则，当从PCB和PCB Rules and Constraints Editor对话框中进行访问时（使用先前方法进行设计规则定义和管理时），可以在Constraint Manager的 All Rules视图中定义该规则。可以根据该规则，针对相邻bond wires之间的允许距离（Wire To Wire）、 Min和Max Wire Length以及Bond Finger Margin——即，bond wires与其所连接的bond finger焊盘边缘之间的距离/填充，进行约束定义。批量DRC支持Wire Bonding设计规则。电气规则检查（Un-Routed Net和Short Circuit）同样支持Wire Bonding。
对于制造文档，Draftsman支持在其常规电路板装配视图（用于主Chip-on-Board法）和 元件视图（用于已在封装内完整定义wire bonding‘封装’的情形）中进行wire bonding。在生成常规PCB打印时，还支持wire bonding信息。
能够（以CSV格式）生成一份提供 die 焊盘和bond finger焊盘信息的 wire bonding表报告。请使用输出作业文件Assembly Outputs区域的Wire Bonding Table Report输出，添加该类型的新输出，或者从PCB编辑器的主菜单中选定File » Assembly Outputs » Wire Bonding Table Report命令来生成该报告。
如需了解更多信息，请参阅Wire Bonding 页面。
差分对相位匹配（开放测试阶段）
本次发布包括在进行差分对长度自动调整时，启用差分对两侧之间的相位匹配的功能。
为了根据相关Matched Lengths约束在所需差分对两侧之间实施相位匹配，并选定Within Differential Pair Length选项，请选定这些差分对的基元，然后从主菜单中选择Route » Automatic Length Tuning命令。在打开的Auto Tuning Process对话框中，打开一个新的Sawtooth选项卡，然后根据需要配置锯齿模式参数。在该对话框中单击OK键后，锯齿调整模式将被添加到差分对两侧，以均衡其长度。
如需了解更多信息，请参阅Length Tuning页面。
差分对动态相位匹配（开放测试阶段）
本次发布提供了针对差分对动态相位匹配的支持，以确保顺利进行高速PCB设计。为了能够以最高效率进行差分信号传输，需要进行差分对静态相位匹配（均衡差分对两侧的长度）和动态相位匹配（沿着差分对的整个长度进行相位匹配）。实施新的动态相位匹配约束和相位补偿自动调整后，即可避免耗时的相位失配检测和消除。
扩展后，Matched Length设计规则具备了指定动态相位匹配约束的功能。选定Within Differential Pair Length选项后，即会出现一个新的Dynamic Phase Matching复选框。可以在启用该复选框后，定义以下约束：
- Dynamic Phase Tolerance / Dynamic Phase Delay Tolerance – 即，差分对内线路之间的允许相位失配程度，超过该失配程度即需进行补偿。
- Matching Distance – 超出公差后必须进行补偿的距离。
在规则中选定Length Units或Delay Units后，即可以毫米或皮秒为单位对上述约束进行定义。
Constraint Manager的All Rules视图（从PCB中进行访问）和PCB Rules and Constraints Editor 对话框（使用先前方法进行设计规则定义和管理时）均支持此项增强规则。
在Constraint Manager中配置的动态相位匹配约束
在PCB Rules and Constraints Editor对话框中配置的动态相位匹配约束
将在设计区内的相应导线上，以阴影模式标记检测到的规则违规（阴影将从检测到的相位失配点——即超出定义公差处开始）。
可以使用Automatic Length Tuning工具，消除动态相位匹配的违规。选定所需差分对（差分对的任何线路），然后从主菜单中选择Route » Automatic Length Tuning命令。在打开的Auto Tuning Process对话框的Sawtooth选项卡上，根据需要设置相位匹配参数，然后单击OK键，以添加进行差分对动态相位匹配所需的锯齿模式。请注意，需要考虑已布线差分对两端焊盘的电气类型，因此如果指定了源/负载，则需要通过沿着差分对向适当的方向移动来进行调整。
如需了解更多信息，请参阅High Speed Rule Types页面。
布线拓扑结构DRC支持（开放测试阶段）
现在可以在Batch DRC过程中，检查使用From-Tos定义的自定义拓扑结构的实现情况。请在Design Rule Checker对话框（Tools » Design Rule Check）中，启用Routing Topology设计规则类型的Batch选项，以进行违规检测。
如果From-To的焊盘之间存在电气连接，且最短路径中包含该网络的至少一个其他焊盘，则会检测到违规。
|
在三个焊盘之间创建两个From-Tos – 即，焊盘1与焊盘2之间以及焊盘2与焊盘3之间 根据From-Tos的配置创建布线 - 焊盘1与焊盘2之间以及焊盘2与焊盘3之间均进行了布线。未检测到涉及Routing Topology规则的任何违规。 以T型分支方式创建布线。根据From-To的配置，路径中不存在任何额外焊盘，因此不会检测到涉及Routing Topology规则的任何违规。 在焊盘1与焊盘3之间以及焊盘2与焊盘3创建布线。该布线不会与From-To配置进行匹配，因为在焊盘1与焊盘2之间的路径上存在一个额外焊盘3，因此会在焊盘1与焊盘2之间的From-To上检测一条到涉及Routing Topology规则的违规。 |
如需了解更多信息，请参阅Understanding Connectivity on Your PCB 页面。
PCB CoDesign改进
显示存在冲突的基元名称
当检测到组对象的基元之间存在冲突时，现在会在PCB CoDesign面板的冲突列表中显示这些基元的名称。如下图所示，将在基元属性之前显示组对象（元件焊盘）内存在冲突的基元名称。
如需了解更多信息，请参阅PCB CoDesign 页面。
合并对象属性
当从两侧更改相同对象属性且属性值内不存在冲突时，这些更改将不再产生冲突，并且可以进行合并，从而显著减少对象冲突数量。
|
此处显示了PCB文档基础版本中元件J4的PCB面积和属性。 在PCB的远程版本中，更新了J4的3D体透明度和焊盘编号。 在PCB的本地工作副本中，以与远程版本相同的方式更新了J4的焊盘编号。 使用PCB CoDesigner面板进行比较后，J4中的更改不会引起冲突。这些更改可以合并到PCB的本地副本中。 |
如需了解更多信息，请参阅PCB CoDesign页面。
约束管理器改进
迁移至Constraint Manager的功能（开放测试阶段）
本次发布中包括从PCB Rules and Constraints Editor对话框一次性单向迁移到Constraint Manager的功能。
请使用PCB和原理图编辑器主菜单中的Design » Migrate Project to Constraint Manager Flow命令。此时将打开Migration Required对话框，提示即将进行迁移，且在单击该
按钮后将无法撤消迁移。PCB设计规则和原理图指令均将转移到Constraint Manager中的相应约束中。顺利完成迁移后，将（在进行迁移时编辑器处于活动状态的上下文中）打开Constraint Manager。
如需了解更多信息，请参阅Defining Design Requirements Using the Constraint Manager页面。
指令改进
添加、更新和删除已导入指令的约束
对于已导入指令，现在可以使用Properties面板为其添加、更新和删除约束。
如需在Constraint Manager中对数据进行更改，请在从原理图侧进行访问时，单击Constraint Manager右上角的
按钮。
如需了解更多信息，请参阅Defining Design Requirements Using the Constraint Manager页面。
ECO内的差异警告
如果在通过制定ECO将更改从原理图传递到PCB时，原理图上存在先前未导入的指令，则会显示警告。
如需了解更多信息，请参阅Defining Design Requirements Using the Constraint Manager页面。
线束设计改进
导线的自动分组
对于Bulkhead Connector（具有最多型腔的连接器），将针对线束制造文档（*.HarDwf）内的接线列表进行自动分组，以确保在From列中正确分组其所有型腔。
|
在此设计中，由于元件MAIN CONTROLLER具有最多型腔，因此其被视为Bulkhead Connector。 在制造图中，MAIN CONTROLLER的所有型腔均将在From列中进行分组。 |
平台改进
线束和多板设计的仅供查看模式（开放测试阶段）
针对Harness和Multi-board项目及其相关文档，引入了仅供查看模式。将其引入后，现在可以查看和探索以前可能无法访问的功能，并与处理上述类型项目的同事进行协作。
在仅供查看模式下，不得对项目和文档进行更新，亦不得对其进行访问。当在仅供查看模式下打开某个项目时，Projects面板将显示View Only，如下图所示。
|
Multi-board项目的仅供查看模式示例。该项目将在Open Project对话框和Projects面板中被标记为View Only。 当打开项目的源文档时（如此处Multi-board原理图文档所示），其同样会被标记为View Only，因此该文档无法进行修改。 |
如需了解更多信息，请参阅Designing with Multiple PCBs和Harness Design 页面。
数据管理改进
要求管理（开放测试阶段）
本次发布中针对存储在连接的Altium 365 Workspace中的PCB设计项目，提供了通过Requirements and Systems Portal处理已定义系统要求的功能。后者是一种高级工程管理应用程序，用于在系统设计开发阶段确保规格和性能的合规性。
当针对Altium 365 Workspace启用时，Requirements and Systems Portal将通过交换设计数据和正式的Requirement实例，与PCB设计项目进行集成。可以将在Requirements and Systems Portal中创建的系统要求，作为活动实例放置在设计文档中，然后作为任务进行引用，并最终将其标记为已验证状态，以确认该要求的合规性。
在Altium Designer中，将通过Requirements 面板进行要求管理。可以将已放置的要求，实时提供给对文档拥有共享访问权限的合作用户，并将其保存到独立于项目的Workspace，而不以任何方式更改其组成文档。
如需了解更多信息，请参阅Working with Requirements页面。
从本地模板中更改项目参数的功能
在使用Create Project对话框（File » New » Project）创建新项目时，现在可以更改或删除选定的本地项目模板的参数（名称和/或值）。
如需了解更多信息，请参阅Creating Projects and Documents页面。
SI Analyzer by Keysight（开放测试阶段）
越来越多的现代电子设备采用了高速PCB设计，而信号速度亦随着技术的发展而不断提升（DDR6为17 GHz，而QSFP++则为400 Gbps）。因此，确保信号完整性（SI）成为高速设计中的一个关键步骤。如果无法满足接口开发人员的要求，则很可能会在后续设计阶段引起制造和性能问题。
为了向PCB设计人员提供信号完整性分析工具，我们现在推出了一种新的解决方案 – SI Analyzer by Keysight。Keysight SI Analyzer将作为软件扩展提供，并且可以直接在Altium Designer环境中使用，以确保能够在完成布局后针对最重要的高速设计参数进行一系列的SI检查：
-
Impedance
-
Delay
-
Insertion Losses (IL)
-
Return Losses (RL)
如需了解更多信息，请参阅SI Analyzer by Keysight页面。
Altium Designer 24.10中完全公开的功能
以下功能现已在本次发布中正式公开：
Altium Designer 24.9
发布日期：2024年9月11日 – 版本24.9.1（build 31）
原理图输入改进
放置过程中忽略空子部件
如果某个多部件元件在其备用视图模式下含有空子部件，则现在可以在放置过程中忽略这些子部件。
|
双运算放大器元件的原理图符号示例。在正常模式下，将以两个子部件表示元件。而在备用模式，将以单个子部件表示元件。 当在其替代视图模式下进行放置元件时，不会放置空的子部件B。 |
如需了解更多信息，请参阅 Searching for & Placing Components 页面。
PCB设计改进
封装层轮廓重叠功能
现在可以将元件放置得足够近，从而使其封装层轮廓完全重叠。当启用Check Clearance by Component Boundary选项，并在相应Component Clearance设计规则中将Minimum Horizontal Clearance值设置为0时，元件封装层轮廓的完全重叠，不会导致出现任何违反此项规则的情况，如下所示。
当通过封装层线路定义元件的选定边界框时，（如所选元件的显示–
）这些线路的中心线将被用于定义边界框。请注意，仅当在封装层上定义的形状为闭合形状，且线路端部的顶点发生重合（恰好接触）时，方可出现这种情况。否则，将通过包围封装层上所有对象的最小矩形定义边界框，并且在放置元件时封装层轮廓的完全重叠，将会导致其违反Component Clearance设计规则。
如需了解更多信息，请参阅 Placement Rule Types 页面。
约束管理器改进
用于应用默认禁止布线规则的功能
在Properties面板Clearance选项和Physical选项的Clearances Settings区域内，添加了Apply zero Keepout clearance 选项。启用该选项后，将在禁止布线区域与所有其他设计基元之间应用间距为‘0’的默认间距规则。请注意，此项规则在任何Constraint Manager视图中均不可见，因此无法进行修改。如果其被禁用，则将遵循常规间距矩阵值。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
启用/禁用基本规则功能
当从PCB上进行访问时，您现在可以启用/禁用在Constraint Manager的All Rules视图中定义的基本规则。双击Enabled列中的某个单元格，然后在True（启用）与False（禁用）之间切换某条特定基本规则的状态。与禁用的基本规则对应的单元格，将在Physical 和Electrical视图中被标记为(Disabled)并灰显。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
增强了All Rules视图和ECO对话框中Clearance Matrix的Representation功能
改进了All Rules视图（从PCB上进行访问时）上Clearances Matrix的显示功能，以确保现在可以采用单独行的形式显示所有自定义值。
|
在Clearance Matrix中，每个网络类与所有网络之间均有特定规则。 在All Rules视图中，将采用单独行的形式显示这些规则。 |
此外，还改进了在传递针对Clearances Matrix所做更改时，Engineering Change Order对话框中显示的入口和详细级别。现在可以列出矩阵中包含的所有规则，包括有关范围和受影响层的信息，以及范围更改（添加/删除）。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
针对不同层堆栈配置约束集
当从原理图上访问Constraint Manager并针对不同层堆栈配置约束（例如，针对同一项目中的不同电路板）时，约束集现在会记住它们是在哪个层堆栈中创建的。对于当前所选层堆栈，无法再分配或修改针对其他层堆栈创建的约束集。在此情况下，将在Properties面板中显示消息This Constraint Set was created for a different layer stack。
此外，在先前版本软件中打开包含针对自定义层堆栈保存的约束集的项目时，会发出警告。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
3D-MID设计改进
添加了网络颜色覆盖功能
您现在可以覆盖3D-MID文档（*.PcbDoc3D）中的特定网络颜色。可在PCB面板的Nets模式下，使用网络复选框来启用和禁用这些网络的Net Color Override功能。
|
已针对所有网络启用Net Color Override功能的3D-MID文档。 该3D-MID 文档中所有网络的“Net Color Override”功能已禁用。 |
如需了解更多信息，请参阅 3D-MID Design 页面。
添加了线路编辑功能
添加了通过单击和拖动来编辑线路的功能。
- 单击和拖动线路，以添加新顶点。
- 单击和拖动顶点，以将其移动。
如需了解更多信息，请参阅 3D-MID Design 页面。
线束设计改进
线束设计的项目发布器（开放测试阶段）
本次发布引入了使用Project Releaser进行高完整性线束设计发布管理的功能，以确保用户能够顺利完成制造所需的PCB设计项目准备工作。
线束设计发布流程可自动、重复进行。一键发布功能，将确保您在进行设计项目发布时，不会遇到与手动发布程序相关的风险。从获取设计文件快照到进行确认和生成输出，整个过程均不会进行任何交互。如果该流程的某个部分失败，则会导致发布失败。您还需要在最终确定发布前，审核所有生成的数据。
将通过专用Release视图，提供接入Project Releaser的用户界面。可在Project主菜单（将项目的源文档作为活动文档打开）和Projects面板上线束项目入口的右键单击上下文菜单中，使用Project Releaser命令访问该视图。
目前支持发布到连接的 Altium 365 Workspace 中和本地发布（离线）。
如需了解更多信息，请参阅 Design Project Release 页面。
数据管理改进
从工作区模板上更改项目参数的功能
使用Create Project对话框（File » New » Project）创建新项目时，您现在可以更改参数（名称和/或值）或者删除来自所选Workspace项目模板的参数。
如需了解更多信息，请参阅 Creating Projects and Documents 页面。
工作区端项目级参数复制功能
您现在可以从Project Options对话框（Project » Project Options）的Parameters选项卡中，复制Workspace端的项目参数（在该对话框中随图标
一同显示的参数）。右键单击参数入口，然后从上下文菜单中选定Copy命令，以复制参数的名称和值。
如需了解更多信息，请参阅 Accessing, Defining & Managing Project Options 页面。
项目只读快照共享功能
本次发布恢复了通过Share 对话框共享Workspace项目只读快照的功能，而此项功能自Altium Designer 24.4以来一直处于隐藏状态。
如需了解更多信息，请参阅 Sharing a Design 页面。
更新了永久许可证的订阅消息
更新了License Management UI中的所有文本，以明确说明将不再为永久许可证提供续订。永久许可证在订阅到期后仍可继续使用，但在此之后，您将无法访问Altium Designer的后续更新内容（无法获取新特性/功能），亦无法访问通过Altium 365平台提供的云功能。
如需了解更多信息，请参阅 License Management 页面。
Altium Designer 24.9中完全公开的功能
以下功能现已在本次发布中正式公开：
-
添加了对导入设计指令的支持 – 自24.3版开始提供
Altium Designer 24.8
发布日期：2024年8月21日 – 版本24.8.2（build 39） 制造商生命周期状态消息增强
PCB设计改进
单层PCB支持（开放测试阶段）
本次发布添加了单层PCB创建功能，并在Layer Stack Manager、PCB和Draftsman文档以及生成输出等方面提供了相应的支持。
您现在可以通过此项支持功能，在Layer Stack Manager中删除2层堆栈的顶层或底层。
您现在可以在2层PCB中，删除其层堆栈的Top Layer或Bottom Layer。
如果PCB仅具有一个单一信号层，则其将反映在PCB编辑器用户界面（层选项卡、电路板的Properties面板和View Configuration面板）以及PCB的层堆栈表和钻孔表中。
Draftsman文档和以下输出均支持单层PCB：Gerber、Gerber X2、ODB++、IPC-2581、Pick and Place、NC Drill、Layer Stack Report和PCB图纸。
如需了解更多信息，请参阅 Defining the Layer Stack 页面。
预定义Donut焊盘形状（开放测试阶段）
在进行焊盘堆栈定义时的可用焊盘形状列表中，添加了预定义圆形Donut形状。可使用Properties面板中的Shape下拉列表，将Donut形状应用于焊盘。圆形Donut形状将以完整的圆弧形式表示，且PCB List面板、Find Similar Objects对话框和使用表达式时均受支持。Paste/Solder Mask层，以及在定义多边形铺铜的热风焊盘连接点时，同样支持该形状。
在Properties面板中，圆形Donut焊盘形状的外径将用D表示，而宽度将用W表示，如以上以紫色高亮显示的图像所示。单击相应的单元格以更改值。
ODB++、Gerber、Gerber X2、PCB图纸、IPC-2581和DXF/DWG输出以及在比较PCB文档时的PCB CoDesigner，均支持圆形Donut焊盘形状。此外，在导入Xpedition设计/元件库时，同样支持圆形Donut焊盘。
定义焊盘模板时，将根据IPC-7351标准进行自动命名。
如需了解更多信息，请参阅Working with Pads & Vias页面。
布线焊盘颈缩规则（开放测试阶段）
本次发布实施了一条新的布线焊盘颈缩设计规则，以帮助您在电路板的密集区域进行布线。
当在电路板上进行布线时，可以借助于现代元件技术，以不同宽度实施网络布线。例如，进行BGA布线时，逃逸布线宽度通常需要小于所应用阻抗剖面允许的首选布线宽度。新规则允许您对此类较窄导线的最大允许总长度进行定义，以确保布线仍能够提供所需的阻抗。
可以在Constraint Manager的Physical视图和PCB Rules and Constraints Editor对话框中，定义Routing Neck-Down规则。可以使用Neck-Down Length字段，（在该规则范围的每个网络中）定义连续布线的最大允许长度，并确保其宽度介于适用Routing Width规则定义的Min Width与Preferred Width之间。
最小宽度 ≤ 实际焊盘颈缩宽度 < 首选宽度
还可以使用栅格来定义各层的允许长度。
在Design Rule Checker对话框中，启用Routing Neck-Down规则类型检查，以进行联机和/或批量检查，从而在相应DRC模式下检测是否存在违反Routing Neck-Down规则的违规。将在设计区的相应导线上，使用阴影模式标记检测到的规则违规。
如需了解更多信息，请参阅Routing Rule Types页面。
布线自动收窄（开放测试阶段）
当使用交互式布线器布线的导线无法在具有当前所选布线宽度的障碍之间进行布线时，此项新功能将允许自动缩小宽度值，以确保可在此位置进行导线布线（前提是此收窄导线不会违反相应约束中的最小允许宽度）。在进行交互式布线过程中，启用Preferences对话框和Properties面板PCB Editor – Interactive Routing页面上的Auto Shrinking选项，以启用该功能。
如需了解更多信息，请参阅Interactive Routing页面。
导线居中（开放测试阶段）
设计人员普遍希望，在焊盘或过孔之间进行布线时，布线可以尽量居中。布线引擎目前会将线路线段放置在设计规则中定义的最小允许间距处，以顺利将布线在焊盘之间展开或居中。
新的居中功能通过在被布线或拖动网络与现有焊盘/过孔之间添加额外间距来辅助完成居中流程。布线引擎将判断是否需要添加此类额外间距，并在必要时，收回部分或全部间距，例如，在现有焊盘/过孔之间推挤第二条或第三条布线时。如果需要收回部分间距，则布线引擎将从布线的两侧收回，以尽量保持布线居中。
可以在交互式布线、交互式差分对布线或交互式滑动过程中，使用Preferences对话框和Properties面板PCB Editor – Interactive Routing页面上提供的新选项来配置导线居中行为。
-
应用导线居中 – 启用导线居中功能。启用后，可使用以下选项配置其功能：
-
调整过孔 – 启用该选项后，将通过推挤过孔来尽量保持额外间距。
-
已添加间距比 – 即，适用间距的乘数，随后可将其添加到间距中。例如，如果适用间距为0.15毫米，则将该选项设置为2后，布线引擎会根据指示尽量将现有焊盘和过孔清除0.15 + 2*0.15 = 0.45毫米。然后，布线引擎可以根据需要将此间距减小至指定间距。
-
-
拖动时禁用导线居中 – 启用该选项后，导线居中功能将不适用于交互式滑动（即使启用了Apply Trace Centering选项）。
Preferences对话框中的导线居中选项
Properties面板中的导线居中选项
可在焊盘和过孔周围添加额外间距，以确保布线居中。
如需了解更多信息，请参阅Interactive Routing页面。
真正的零斜接（开放测试阶段）
在交互式布线、交互式差分对布线或交互式滑动过程中，如果（在相应Properties面板或Preferences对话框PCB Editor – Interactive Routing页面中）Miter Ratio值被设置为0，则不会创建斜接，以确保您能够创建锐角转角。在先前版本中，当Miter Ratio = 0时，会创建一个被相邻导线完全覆盖的短斜接。
交互式布线过程中线路之间的零斜接接头示例。
如需了解更多信息，请参阅 Interactive Routing 页面。
约束管理器改进
修改从只读文档中导入的指令
如果已在Preferences对话框的 Data Management - Device Sheets 页面上，启用（选中）了Make Device Sheets In Projects Read-Only选项，则将无法修改从只读文档（例如，器件图纸和托管图纸）中导入的指令。当该选项被禁用（未选中）时，可以修改此类指令。
导入指令（并启用该选项）后，将在Constraint Manager中以蓝色高亮显示规则。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
启用/禁用高级规则的功能
当从PCB中访问Constraint Manager时，您现在可以启用/禁用All Rules视图中定义的高级规则。
该视图中现在包含一个新的Enabled列。该列反映了每条高级规则的状态，即：True（启用）或False（禁用）。双击该列中的一个单元格，以切换特定高级规则的状态。还可以使用Rule Class树形菜单内相应入口处右键单击上下文菜单中提供的命令，切换特定类型、类别或所有高级规则的启用状态。
| Enabled列反映了每条高级规则的状态。
双击Enabled列中的一个单元格，以切换特定高级规则的状态。
右键单击Rule Class树形菜单内的规则类型入口，以启用/禁用该类型的高级规则。
右键单击Rule Class树形菜单内的规则类别入口，以启用/禁用该类别的高级规则。
右键单击Rule Class标题，以启用/禁用所有高级规则。 |
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
各层约束值的配置功能
当从原理图中访问Constraint Manager时，现在可以针对所选层堆栈内的各层配置Width和Differential Pairs Routing约束。
可以使用Constraint Manager顶部的新下拉列表，针对设计项目的特定PCB文档选定一个入口。如果所选PCB包含多个层堆栈，则在选定相应规则时，可以使用Constraint Manager下部的选项卡来选择所需的堆栈，以便为其配置约束。此外，您还可以使用所选Impedance Profile（作为所选PCB层堆栈的一部分）。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
设计之间的约束导入/导出
添加了在设计之间导出和导入约束的功能。如需访问此项新功能，请右键单击Constraint Manager的Clearances、Physical或Electrical视图，然后针对所选线选定Export » Export Constraints或Import » Import Constraints。
约束导出
在Clearances视图中选定一个或多个单元格，或者在Physical或Electrical视图中选定一条或多条线，然后针对所选线选择Export » Export Constraints后，将打开Constraints for Export对话框，其中包含在选择栅格内所列命令之前选定的所有对象的约束。可使用复选框选定想要导出的约束（在该对话框中，将默认选定与当前视图相关的约束）。单击OK键后，所选约束将导出到一个扩展名为*.CstrDot的文件中。然后，可以将该文件导入到另一个设计中。
约束导入
选定Import » Import Constraints后，将打开标准File Explorer对话框，您可以在其中选定导入一个*.CstrDot文件。在打开的Constraints for Import对话框中，选定想要从该文件中导入的约束，然后单击OK键。所选约束将应用于目标设计中的相应对象。
-
如果目标设计中不存在可供选定导入的网络，则会在Constraint Manager中添加一个入口。由于设计中没有此类网络，因此该入口将以
图标形式标记。可以从该入口中复制约束值，然后将其粘贴到现有对象中。可以通过向设计中添加具有相同网络的网络，然后在Constraint Manager中刷新数据来解决此问题。还可以通过右键单击其入口，然后选定Delete Unmatched Object，从Constraint Manager中删除不匹配的对象 - 显示图像。
-
如果目标设计中不存在可供选定导入的差异对或xNet，则不会将其添加到设计中。
-
如果目标设计中不存在可供选定导入的网络/差分对/xNet类，则其将被自动添加到设计中。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
3D-MID设计改进
多个元件的拖动功能
您现在可以在3D-MID文档中，拖动多个元件。（使用快捷方式Shift+Click或其他选定方法）选定多个元件，然后针对选定内容进行Click、Hold& Drag操作，以一次性移动所有选定元件。
如需了解更多信息，请参阅3D-MID Design页面。
显示三维基板文件名称
现在将在Properties面板中，显示三维基板文件的名称（和完整路径）。当未在3D-MID文档中选定任何对象时，请打开面板的Parameters选项卡，然后找到PCB 3D Substrate File Name参数。
如需了解更多信息，请参阅3D-MID Design页面。
线束设计改进
Draftsman注释放置功能
添加了向Draftsman文档（*.HarDwf）添加注释的功能。注释是用户添加的说明，可以应用于点、对象或区域，并且可以由其他用户进行回复。可以使用Place菜单、右键单击上下文菜单、设计区右上角的
图标或快捷键Ctrl+Alt+C来完成注释放置。下图所示为放置在Draftsman文档中的一条注释。
如需了解更多信息，请参阅 Document Commenting 页面。
BOM中的布局标签文本显示
本次发布添加了在BOM中显示布局标签文本值的功能。可以启用ActiveBOM文档中的Label Text列或放置在Draftsman文档中的BOM表，以显示布局标签文本。请注意，当其Type被设置为Standard时，将在BOM中显示布局标签。
| Layout Drawing上布局标签的Type属性被设置为Standard。
在ActiveBOM文档中，使用Properties面板启用BOM中Label Text列的可见性。
在Draftsman文档中，使用Properties面板在BOM表被选定时启用其Label Text列的可见性。 |
如需了解更多信息，请参阅 Creating the Layout Drawing 页面。
支持压接类型腔的剥线长度和拉脱长度
您现在可以在Wiring Diagram（*.WirDoc）内定义压接类型腔时，指定Strip Length和Pull Off Length。
以上两个属性均包含在Draftsman文档（*.HarDwf）内的接线列表和连接表对象中，其中列标题如下：
-
对于接线列表：
-
FromCrimpStripLength -
FromCrimpPullOffLength -
ToCrimpStripLength -
ToCrimpPullOffLength
-
-
对于连接表：
-
CrimpPullOffLength -
CrimpStripLength
-
如需了解更多信息，请参阅 Defining the Wiring Diagram 页面。
平台改进
改用.NET 6
在本次发布中，Altium Designer已由.NET Framework 4.8改用.NET 6。改用的主要原因是微软公司认为.NET Framework已过时。尽管微软公司仍将在此后的多年内继续为其提供支持，但不会向其添加任何新功能或特性。所有新开发内容和功能均基于.NET 6所属的.NET Core系列。因此，在某些情况下可能需要进行转换。
此外，.NET 6的速度要显著超过.NET Framework。根据我们的测试，原理图和Draftsman的功能均得到了大幅改进。而在BOM、编译和元件库创建等许多其他方面，亦取得小幅改进。
最后，我们不需要安装任何.NET Framework；我们仅需将.NET 6与Altium Designer捆绑在一起即可。捆绑后，即不会出现因安装.NET Framework和Windows更新受阻而导致的问题。
如需了解更多信息，请参阅 System Requirements 页面。
数据管理改进
元件的新‘焊盘数量超过引脚数量’检查
在可针对Workspace元件进行配置的确认检查中，添加了新的违规类型Number of Pads Exceeds Number of Pins。当分配给正在确认的元件的封装模型焊盘数量超过元件原理图符号模型中的引脚数量时，即会发生该类型的违规。
在本示例中，当焊盘数量超过原理图符号的引脚数量时，一个元件出现了两项违规 – 即，每个封装均出现一项违规。
Number of Pads Exceeds Number of Pins违规的默认模式为Error。必要时，可以在Preferences对话框的Data Management – Component Rule Checks页面上进行配置。
如需了解更多信息，请参阅 Verifying a Component 页面。
支持将条目ID与外部DB参数进行匹配
数据库参数现在可以映射到Workspace元件的Item ID中，以便在数据库元件同步过程使用。可在CmpSync文档中选定所需表时，使用Properties面板的Parameter Mapping区域，将ID参数映射到源数据库参数中。
如需了解更多信息，请参阅 Component Database to Workspace Data Synchronization 页面。
Altium Designer 24.8中完全公开的功能
以下功能现已在本次发布中正式公开：
-
禁用钻孔符号数据自动更新功能 – 自24.6版开始提供
Altium Designer 24.7
发布时间：2024年7月23日 – 版本24.7.2（build 38）
原理图输入改进
如果多部件元件仅在一个子部件中定义了基元，则当该子部件被放置在原理图图纸上时，位号标识符后缀现在将被隐藏。此项功能仅适用于备用显示模式；对于Normal显示模式，后缀将始终显示。此外，当某个子部件/模式不含基元时，同样将无法再选定该子部件（或备用显示模式）。
| 双运算放大器元件的原理图符号示例。在正常模式下，将以两个子部件表示元件。而在备用模式，将以单个子部件表示元件。 在原理图图纸上，如果子部件是所选备用模式中的唯一子部件，则该子部件的位号标识符后缀将不会显示。
当某个子部件不含基元时，将无法再选定该子部件。 当某个备用显示模式不含基元时，将无法再选定该模式。 |
如需了解更多信息，请参阅Creating a Schematic Symbol页面。
添加了新的端口违规
在Project Options对话框Error Reporting选项卡Violations Associated with Nets类别中，添加了一种新的违规类型，用于检测在任何源原理图文档中不含对应/匹配端口的平行式设计端口。当不含匹配端口或端口未连接时，将发生Port with No Matching Ports错误违规。默认违规状态为No Report。
仅当Project Options对话框Options选项卡上的Net Identifier Scope选项被设置为Flat（仅端口为全局模式）或Global（网络标签和端口均为全局模式）时，才会检测到此违规类型。
如需了解更多信息，请参阅Verifying Your Design Project页面。
能够保持备用零件的符号/封装不变
您现在无需更改原理图上的符号或向PCB添加封装，即可选择备用零件。在Properties面板中，根据需要启用Do Not Overwrite Schematic Symbol和/或Do Not Overwrite PCB Footprint选项，如下图所示。所选备用零件的参数会如实地显示在ActiveBOM中。
如需了解更多信息，请参阅Working with the Variant Manager页面。
PCB设计改进
在层堆栈管理器中添加了其他选项
在Layer Stack Manager Properties面板中，添加了一些对Power Integrity仿真非常重要的关键参数。可使用Properties面板，将Copper Resistance和Via Plating Thickness作为电路板层堆栈属性的一部分进行定义。
将电路板导出为Ansys EDB格式时，将包含这些参数。Power Analyzer by Keysight工具同样支持Via Plating Thickness参数。该参数的值将显示在分析器文档的Configuration区域中。
如需了解更多信息，请参阅Defining the Layer Stack页面。
回流路径过孔检查（开放测试阶段）
当高速信号从一个参考平面传递到另一个时，回流信号也应该能够通过回流过孔在两个平面之间进行传递。为了检查此类过孔是否存在于信号过孔的特定距离内，已将Return Path规则扩展为包含一个新的Max Stitch Via Distance选项，以确保可使用该选项定义回流路径过孔是否应该存在于示波信号过孔的给定距离（默认值为1.5毫米）内。回流路径过孔应该提供与Layer Stack Manager中定义的参考层的连接，以实现相应的阻抗剖面。
在Constraint Manager中配置的最大缝合孔距离约束示例
在PCB Rules and Constraints Editor对话框中配置的最大缝合孔约束示例
当在规则中启用了Max Stitch Via Distance 选项，并为其定义了非零值时，将在Batch DRC过程中检查指定距离内是否存在回流路径过孔。
最大缝合孔距离约束违规示例。此处网络DQS4R_N的过孔在指定距离处没有回流路径过孔。
如需了解更多信息，请参阅High Speed Design页面。
导线环路删除功能增强（开放测试阶段）
在Interactive Router中，引入了一种新的环路自动删除执行方式。此项更新改进了使用Any Angle转角样式进行布线时的环路删除功能，改进了环路删除后的过孔删除功能（见下文），并为将来的增强功能奠定了基础。
环路删除后删除过孔
当存在过孔与焊盘直接连接时，如果在删除环路后认为不再需要过孔，则现在可以将过孔删除（前提是已在Properties面板中启用了Remove Loops With Vias选项，以实现交互式布线）。
如需了解更多信息，请参阅 Interactive Routing和 Differential Pair Routing页面。
PCB CoDesign改进
添加了在Altium中留下反馈功能
在PCB CoDesign面板中，添加了Leave Feedback控件，以确保您能够直接向Altium Developers发送反馈，并提出仅与PCB CoDesign功能相关的建议或问题。
如需了解更多信息，请参阅PCB CoDesign页面。
约束管理器改进
在设计之间导入/导出约束集
此功能将允许您导入和导出约束集，以确保能够在不同电路板设计之间快速复用约束信息。如需访问此项新功能，请在Constraint Manager的Clearances、Physical或Electrical视图中右键单击，然后选定Export Constraint Sets或Import Constraint Sets。
导出约束集
选定Export Constraint Sets后，将打开Constraint Sets for Export对话框，并在栅格内列出设计中当前存在的所有约束集。使用复选框选定想要导出的约束集，然后单击OK按钮。所选约束集将被导出到扩展名为*.CstrDot的文件中。然后，可以将该文件导入到另一个设计中。
导入约束集
选定Import Constraint Sets后，将打开标准File Explorer对话框，您可以在其中选定一个想要导入的*.CstrDot文件。在打开的Constraint Sets for Import对话框中，选定想要从该文件导入的约束集，然后单击OK按钮。当选定Constraint Manager的相应视图时，可在Properties面板中检查导入的约束集，并且可将其应用于对象。
如需了解更多信息，请参阅Defining Design Requirements Using the Constraint Manager页面。
忽略封装内焊盘到焊盘间距的全局选项
您可以通过新的全局选项，指定是否忽略同一元件封装内焊盘之间的间距。当从原理图或PCB访问Constraint Manager时，可在Clearances和Physical视图中使用该选项。在Properties面板的Clearances Settings区域中切换Ignore Pad to Pad Clearances within A Footprint选项，以将该设置应用于所有定义的间距规则。
如需了解更多信息，请参阅 Defining Design Requirements Using the Constraint Manager 页面。
线束设计改进
在连接表中显示型腔选项
您现在可以控制Harness Manufacturing文档（*.HarDwf）Connection Table中显示的型腔类型。使用Properties面板中的Display下拉列表，选定想要显示的所需型腔：
- Wires Only – 仅显示连接了导线的引脚
- Wires & Parts – 显示连接了导线的引脚以及添加了任何型腔零件的引脚，例如在密封连接器不含导线的情况下的插头
- All Cavities – 显示所有元件的所有引脚，而不考虑连接的导线和添加的型腔（例如，如果元件具有10引脚，则所有10个引脚均将显示在表中）
如需了解更多信息，请参阅 Creating a Manufacturing Drawing for a Harness Design 页面。
放置注释功能
在Wiring Diagram（*.WirDoc）和Layout Drawing（*.LdrDoc）中，添加了添加注释功能。注释是用户添加的说明，可以应用于文档上的点、对象或区域，并且可以由其他用户进行回复。可以使用Place菜单、右键单击上下文菜单、设计区右上角的
图标或快捷键Ctrl+Alt+C来完成注释放置。下图显示了在Layout Drawing中放置的注释。
此功能将由Advanced Settings对话框中的Harness.Comments高级选项进行控制，并默认启用。
如需了解更多信息，请参阅Document Commenting页面。
数据管理改进
重命名了‘克隆’菜单命令
将Clone命令重命名为Make a Copy Throughout the UI，以阐明其功能。下图所示为几个位置的示例。
导入/导出改进
用于定义xDX Designer导入参数映射的选项
Mentor xDX Designer Import Wizard现在包含一些选项，允许您为Footprint、Designator、Comment和Description的元件映射定义替代参数。您可以将“;”用作分隔符，在文本框中列出多个参数，如下图所示。如果第一个参数不存在，则将按顺序使用下一个参数。
如需了解更多信息，请参阅Importing a Design from xDX Designer页面。
Altium Designer 24.7中完全公开的功能
以下功能现已在本次发布中正式公开：
- 以绝对值形式出现的焊盘转角半径/削角 - 自24.0版开始提供
Altium Designer 24.6
发布时间：2024年6月18日 – 版本24.6.1（build 21）
PCB设计改进
钻孔符号数据自动更新禁用功能（开放测试阶段）
为了提高性能，现在可以将钻孔符号自动（实时）更新禁用。
- 如需在Hole Size Editor模式下对PCB面板上的钻孔符号数据进行更新，请在此模式下右键单击该面板的某个区域，然后选定Refresh命令。
- 如需对钻孔表中的钻孔符号数据进行更新，请在选定钻孔表后，单击Properties面板Actions区域内的Refresh按钮。
3D-MID设计改进
支持封装内的填充和区域
添加了当封装同时包含标准焊盘，以及实心区域和/或填充时，对将元件放置到基板上的支持。此功能将确保您能够将具有更复杂形状的元件放置在基板上，包括RF形状（例如，天线）。
支持沿‘自然’线进行布线
添加了通过将新‘UV’Plane Kind用于对齐栅格，在3D基板表面上沿着更‘自然’线进行布线的功能。不同于传统XYZ平面所生成的线条更加僵硬的栅格，UV平面基于基板表面所生成的栅格能够随着基板曲线发生变化，因此其栅格线更加自然。
当未在3D-MID文档的设计区内选定任何对象时，请从Properties面板Alignment栅格区域的Plane Kind下拉列表中选定UV，以选定新的平面种类。
捕捉优先级覆盖功能
添加了捕捉优先级覆盖功能，使其能够在与现有导线进行布线时捕捉栅格，而不是该导线的中心线。可使用Active Bar上的Objects for snapping按钮（
），对捕捉优先级控件进行访问。
数据管理改进
添加了在发布时保留生命周期状态的功能
添加了在从Component Editor（Single Component Editing或Batch Component Editing模式下）发布至已连接Workspace内的新版本中时，保留元件当前生命周期状态的功能。重新发布时，通过Edit Revision对话框中的新选项Preserve lifecycle state（不推荐使用）进行控制。
此功能可供拥有Allow to skip lifecycle state change for new revisions操作权限的用户使用（了解关于Setting Global Operation Permissions for a Workspace的更多信息）。
在制造商部件搜索面板中添加了优选过滤器
在Manufacturer Part Search面板中添加了优选过滤器功能，以确保您能够将某些参数类型选定为优选内容。选定后，优选内容将移至当前元件类别的列表顶部。如需选定某个优选内容，请将光标悬停在参数过滤器名称的右侧，然后单击星形图标。优选过滤器设置适用于各个元件类别并将据此进行保存。
支持非Workspace项目中的SiliconExpert数据
现在不仅可以将SiliconExpert的数据列添加到已连接Workspace内托管项目的ActiveBOM文档中，而且还可以将其添加到非Workspace项目文档中。
导入/导出改进
KiCad导入器改进
您现在可以将使用第7版或第8版KiCad软件创建的KiCad设计导入Altium Designer。
Ansys EDB导出器改进
当以Ansys EDB格式导出PCB时，现在将支持网络类和差分对，并禁用平面层的‘Negative’属性。
已将SiSoft重塑为MathWorks
根据外部重塑要求，在整个UI中将SiSoft替换为MathWorks（在PCB编辑器的File » Export主菜单，OutJob文件的Add New Export Output菜单、Extensions and Updates视图Configure Platform页面上的导出器和Altium Designer安装向导中）。
Altium Designer 24.5
发布日期：2024年5月22日 – 版本24.5.2（build 23）热修复补丁1
原理图输入改进
电源网络规则自动添加功能（开放测试阶段）
当进行PCB文档更新时，现在会建议将Supply Nets设计规则添加到每个电源网络（即，包含电源端口或已通过参数集进行Supply Net参数分配的网络）。
|
针对带有附加电源端口对象的网络，添加Supply Nets规则。
针对已启用Power Net选项的附加参数集的网络，添加Supply Nets规则。 |
PCB设计改进
封装镜像防止功能（开放测试阶段）
在本次发布中，添加了一些措施，旨在防止因使用相关键盘快捷键对元件或其关联Room进行镜像，而导致沿其X/Y轴意外进行封装镜像。如果未检测到此类镜像封装，则可能会导致代价高昂的重新设计。为了尽早检测出此类镜像，采取了以下措施：
-
使用键盘快捷键进行元件/Room镜像时，会出现一个新警告对话框，要求您明确确认在电路板同一侧进行镜像是您的真实意图。由于No按钮默认高亮显示，因此单击Yes即可视为您主动决定继续进行镜像。
-
在PCB Health Check Monitor（当未在PCB文档内选定任何对象时，通过Properties面板的Health Check选项卡进行配置）的Components区域内，添加了新的Components with Mirrored Footprints检查功能（默认禁用），旨在检测PCB设计区内已放置元件封装与适用源库中相应封装之间的引脚更改。您可以通过删除已放置封装实例的镜像，确保其与源库中的定义相同，以修复此类问题。
请注意，应用修复时仅考虑了与镜像相关的元素（引脚、覆盖层和3D体）。针对已放置元件封装进行的旋转等其他更改，均将保持不变。
-
增强了Update From PCB Libraries工具（Tools » Update From PCB Libraries）的功能，以检测针对位号标识符和3D体（涵盖所有层）进行的更改，并在Properties选项卡上列出差异。使用通过该工具生成的ECO，对意外封装镜像进行修复，与通过Health Check Monitor实施的修复完全相同。
-
使用Update From PCB Libraries工具（或通过OutJob）生成的Footprint Comparison Report功能也得到了增强，以支持‘镜像封装检测’。
ODB++改进（开放测试阶段）
在本次发布中，对ODB++输出生成功能进行了如下增强。
ODB++版本切换功能
您可以通过此功能，在8.1版ODB++与7.0旧版之间进行切换。可以使用ODB++ Setup对话框中的ODB++ Version选项来选定所需版本。
当在ODB++ Setup对话框中将v. 8.1选项选定为ODB++ Version时，Units可以选用Millimeters或Inches。当选定v. 7.0选项时，将默认选用Inches，且不可更改。
对设计变量的支持
当生成8.1版ODB++输出时，可通过启用ODB++ Setup对话框中的Include Variants Data选项，将所有设计变量（包括‘No Variations’）的信息均纳入其中。
启用该选项时，输出中将包括以下信息：
- 导出变量中每个部件的状态（安装/未安装）。
- 导出变量的元件级备用部件信息。
- 每个部件与变量对应的参数。
- 应用于每个变量/元件的自定义参数。
当将该选项禁用时，将针对在Outjob文件中选定的变量生成输出，或者当通过PCB编辑器（File » Fabrication Outputs » ODB++）直接生成输出时，将针对Projects面板中选定的当前活动变量生成输出。
对层子类型的支持
为了支持刚柔结合PCB的制造，当生成8.1版ODB++输出时，将包括关于刚性和柔性层子类型的信息。支持以下层子类型：
-
COVERLAY– 覆盖层间距。 -
STIFFENER– 加强筋材料在PCB上的放置形状和位置。 -
BEND_AREA– 用于在使用PCB时对PCB弯曲区域进行标记。 -
FLEX_AREA– 用于存储电路板柔性部分的几何形状。 -
RIGID_AREA– 用于存储电路板刚性部分的几何图形。 -
SIGNAL_FLEX– 柔性层压板上的信号（铜）层。用于对刚柔结合电路板中刚性层压板上的信号进行区分。 -
PG_FLEX– 柔性层压板上的电源和接地（铜）层。用于对刚柔结合电路板中刚性层压板上的电源和接地层进行区分。
区域支持
当针对刚柔结合电路板生成8.1版ODB++输出时，现在会生成zones文件。生成的zones文件（位于已生成输出的\steps\pcb文件夹中）包含设计中所有定义区域（电路板区域）的信息，包括涉及的层和每个区域轮廓的坐标。
对加强筋层上几何图形的支持
当生成8.1版ODB++输出时，添加了对在加强筋层上生成几何形状信息（轮廓和厚度）的支持 – 显示图像。
背钻生成更新
为了正确处理背钻，现在将在生成的8.1版ODB++输出中，于Layer Stack Manager中定义的前一层内停止背钻。
约束管理器改进
导入指令增强功能
-
新Import values to Constraint Manager对话框将显示从原理图到Constraint Manager的导入概览，单击该对话框中的Import按钮即可完成导入。在Constraint Manager中右键单击，即可访问该对话框（从原理图文档访问时）。单击Import按钮，即可将列出的更改导入Constraint Manager。
-
将以蓝色显示已导入的指令，并对参数集和差分对的符号进行更新，如下图所示。
-
导入指令后，Properties面板将显示来自Constraint Manager的规则，如下图所示。
对PCB侧xNets的支持
当从PCB进行访问时，在Constraint Manager中添加了对创建xNets和xNet类的支持。
定义的xNets和xNet类可通过双向ECO流程，在PCB与原理图之间进行传播。
针对2引脚网络自动创建xSignals
现在可以针对2引脚网络自动创建xSignals。当针对2引脚网络选定Custom拓扑结构时，其引脚会自动作为节点添加到拓扑结构编辑区，并自动选定建议的xSignal。
线束设计改进
针对线束对象添加了BOM控件
针对Wiring Diagram（*.WirDoc）和Layout Drawing（*.LdrDoc）中的各种对象，添加了一个Type字段，以控制对象在BOM中的包含情况。使用Properties面板中与该字段相关的下拉列表，然后选择所需的选项：Standard或Standard (No BOM)。以下列出了可使用该控件的对象。
接线图
-
线束导线
-
线束线缆
-
屏蔽
布局图
-
线束覆盖层
-
布局标签
添加了对工作区模板的支持
添加了对在连接的Altium 365 Workspace中，创建、上传、编辑和复用Harness Wiring Diagram和Harness Layout Drawing模板的支持。
使用Preferences对话框的Data Management – Templates页面，进行模板管理。使用Add按钮下拉菜单中的Harness Wiring和Harness Layout命令，添加相应类型的新模板，或者使用右键菜单对现有模板进行管理。
Harness Wiring Template和Harness Layout Template内容类型以及Harness Wiring Templates和Harness Layout Templates文件夹类型，均用于在Workspace中存储相应类型的模板。
单一导线颜色参数可见性
Wiring Diagram（*.WirDoc）中分配给导线的二次和三次颜色参数，在Properties面板中将不再具有单独的可见性图标。Color参数将控制参数的可见性，并显示所有已定义导线颜色的组合值，如下图所示。
针对导线添加了‘Include Cut’参数
针对导线对象新添加了一项Include Cut参数。该参数将控制是否将导线包含在Harness Draftsman文档（*.HarDwf）的Wiring List中。该参数的Value默认为Yes（包含）；将Value改为No后，即为不包含。新放置的导线会自动添加该参数。如果不想将现有导线包含在Wiring List中，则必须手动添加该参数。
数据管理改进
防止将处于冲突状态下的文件保存到工作区
当在仍然存在本地冲突的情况下尝试使用Save to Server命令时（即，项目所含文件处于Conflict Prevention状态，并在Projects面板中显示VCS图标 
），将显示新Action Required信息对话框，以列出需要解决的冲突文件。此类文件现在将处于Conflict Detected状态，并显示VCS图标 
。在处于Conflict Detected状态的文档的VCS内容菜单中，通过使用Workspace提供的最新版本进行文档更新或者使用本地文档来解决冲突。
更新了VCS上下文菜单
对通过单击Projects面板中的版本控制状态图标即可访问的上下文菜单进行了更新，以根据处于Modified、Out of date和Conflict Prevention状态的文档类型执行更多关注操作。
| |
Out of date、Conflict Prevention和Conflict Detected状态下文档的VCS上下文菜单新增一条Open Remote Document Version命令，以在新文档选项卡中打开Workspace的最新文档版本。
对于处于Modified、Out of date、Conflict Prevention和Conflict Detected状态的原理图和PCB文档，该菜单还包括一条命令，可以使用Workspace的原理图比较功能或PCB CoDesign功能，将本地原理图文档或PCB文档与Workspace中的最新文档版本进行比较。
对从Z2Data拉取部件数据的支持
在本次发布中，添加了对从Z2Data拉取部件高级参数数据的支持。如果您可以访问Z2Data集成功能，则能够拉取Z2Data针对制造商部件提供的高质量数据，例如，部件参数和替代方案。Z2Data集成将提供先进全面的供应链和部件数据，包括详细的部件数据表单、生命周期数据、RoHS和REACH状态以及Z2Data的专有6点部件评分算法。
添加了SiliconExpert数据表单引用
现在可以在Altium Designer中访问SiliconExpert提供的数据表单。
-
当选定制造商部件时，Manufacturer Part Search面板会在Datasheets区域列出SiliconExpert提供的数据表单。
-
可以使用ActiveBOM中部件选择和解决方案内的Datasheet按钮，打开SiliconExpert提供的数据表单。
Altium Designer 24.5中完全公开的功能
以下功能将在本次发布中正式公开：
- 多板项目中Draftsman文档支持 – 自24.1版开始提供
Altium Designer 24.4
发布时间：2024年4月16日 – 版本24.4.1（build 13）
原理图输入改进
具有备用模式的多部件元件的使用
在本次发布中，宣布支持通过定义的Normal Mode和Alternate Mode仅使用单个元件，即可将多部件元件显示为单个符号（所有子部件）或多个符号（每个单独子部件均为一个符号）。
双运算放大器元件的原理图符号示例。在正常模式下，将以两个符号表示元件。在备用模式下，将以单个符号表示元件。
如果元件现在具有不含基元的子部件，则在运行设计验证时，未将这些子部件放置在原理图上将不会再导致元件发生Unused子部件冲突（前提是，不含基元的部件被列在可通过SCH Library面板查看的符号部件列表中包含基元的所有部件下方）。
PCB设计改进
元件‘Push’和‘Avoid’的选定框
当在Push或Avoid Obstacles模式下进行元件移动时，现在将按照元件选定边界框的用户定义几何形状进行处理（遵循PCB.ComponentSelection高级设置 – 了解更多）。
添加了适用于多边形铺铜属性的‘Obey Rules’选项
对于已放置的实心多边形铺铜，新的“Obey Rules”选项可作为其属性的一部分，在移除小于特定宽度的颈部时使用该选项。默认情况下对新多边形启用，它从适用的最小宽度约束中获取值。
当将多边形铺铜的Obey Rules选项禁用时，允许的颈部最小宽度将由Remove Necks Less Than字段确定。在本示例中，该值为0.12毫米，而允许的颈部宽度约为0.14毫米。
当启用Obey Rules选项时，允许颈部的最小宽度由适用的“宽度”约束中的最小宽度值决定。在本例中，该值为0.15mm，小于此值的颈部将被移除。
约束管理器改进
添加了指令同步状态指示
在本次发布中，添加了Constraint Manager内约束与原理图上已放置指令中定义的等效约束之间的同步状态指示器。
-
如果已将参数集或差分对指令放置到原理图中的某个对象上，且该指令的约束值不同于Constraint Manager中针对同一对象定义的值，则当从原理图访问Constraint Manager时，将在Constraint Manager的Physical或Electrical视图中的相应单元格左侧，使用橙色指示条对这些值进行标记（例如，
）。
-
当约束值在Constraint Manager与指令之间实现同步时，指示条将变为绿色（例如，
）。
当对象不含现有约束时，请使用视图右键菜单中的Import from Directives命令，将数据从指令导入到Constraint Manager。请注意，如果在使用Import from Directives命令后，在Constraint Manager中针对已与指令同步的约束值进行了编辑，则在随后再次使用Import from Directives命令时，该约束值将不会进行同步。
Net A00上放置了一个Parameter Set指令，且该指令被分配了一个Width约束。
在约束管理器的物理视图中，与Net A00的宽度约束相关的单元格有一个橙色条，表示这些值与指令不同步。
使用Import from Directives命令后，指令中的数据将被导入到约束管理器中，此时单元格将显示一个绿色条，表示这些值与指令同步。
请注意，在指令属性中，用于添加、编辑和删除类别和规则的控件现在已变为灰色，无法操作。
传播宽度/间距值
现在将在Constraint Manager的Physical视图中，通过顶部栅格将单个网络或xNet（Min Width或Preferred Width）、差分对（Min Width、Preferred Width或Preferred Diff Pair Gap）或网络/xNet/差分对类的输入值传播到以下约束区域内的相应宽度（Min Width/Preferred Width/Max Width）或间距（Min Gap/Preferred Gap/Max Gap）字段。请注意，仅当对象未定义特定规则时，输入值才会被传播到其他字段。
Net A00目前尚未被分配宽度约束（即，将从All Nets网络类继承这些约束）。
在网络的宽度约束中输入一个值后（例如，在本例中为“最小宽度”约束）...
...该值将传播到宽度约束的其他字段（首选宽度和最大宽度）。
Draftsman改进
在BOM表中仅显示未安装元件
现在支持将BOM表放置到为PCB设计项目（*.PCBDwf）创建的制造图中，并仅显示当前所选设计变量的Not Fitted元件。为此，请从Properties面板的Show Components下拉列表中，选定所选BOM表的Not Fitted选项。
您还可以从下拉列表中选定Replaced选项，以仅显示已为其选定备用部件的元件或在当前变量中具有不同参数值的已安装元件。
数据管理改进
显示SiliconExpert YTEOL参数的实际值
当某个部件具有由 SiliconExpert 提供的值大于 5 年的 YTEOL 参数时，该参数的实际值现在会显示在显示该部件的汇总数据的所有位置（例如，制造商中“详细信息”窗格的标题）零件搜索或元件面板，或零件选择）而不是 5 年以上条目。
SiliconExpert合规性数据表单引用
添加了对SiliconExpert合规性数据表单引用的支持，其中这些数据表单可用于使用SiliconExpert数据的各个位置，包括ActiveBOM（*.BomDoc）、Manufacturer Part Search、Components和Explorer面板，以及通过Output Job（以PDF或Excel格式）生成BOM输出时。
通过ActiveBOM文档访问合规性数据表单示例。
通过Manufacturer Part Search面板访问合规性数据表单示例。
显示工作区内容的条目名称
对于可直接进行编辑的Workspace内容类型，现在将在Projects面板和文档选项卡中显示正在进行创建、克隆或编辑的条目名称，而不是其Item-Revision ID。
进行Workspace内容（原理图片段、托管原理图、元件模板、Draftsman图纸模板和层堆栈）编辑并在Projects面板和文档选项卡中显示条目名称示例。
添加了对最新MS访问数据库文件格式的支持
当使用Database to Workspace元件同步（*.CmpSync）和部件供应商同步（*.PrtSync）功能时，现在可以将具有最新MS Access数据库格式（*.accdb）的文件用作数据源。
Altium Designer 24.4中完全公开的功能
以下功能现已在本次发布中正式Public：
- Self-intersected Regions的渲染 – 自22.8版开始提供
- 防止Self-Intersections – 自22.8版开始提供
- 元件模板继承功能 – 自23.10版开始提供
Altium Designer 24.3
发布日期：2024年3月19日 - 版本24.3.1（Build 35）
PCB设计改进
在本次发布中，我们新增了将焊盘转角半径/倒角定义为绝对值（单位：密耳或毫米）的功能。
当在PCB或PCB Footprint编辑器中选择Rounded Rectangle或Chamfered Rectangle作为焊盘形状（在铜质电路层、助焊层或阻焊层上）时，在Corner Radius字段输入一个值，以将半径/倒角定义为绝对值（带默认测量单位）。请注意，焊盘转角半径/倒角的绝对值必须小于或等于焊盘最短边的一半。计算得出的百分比值将显示在字段右侧。
在Corner Radius字段中输入一个值，以将其定义为绝对值。
输入一个值，后跟 % 符号，将半径/倒角定义为焊盘最短边一半的百分比（与以前的版本相同）
PCB List和PCBLIB List面板、Find Similar Objects对话框，以及Pad/Via Template编辑器亦支持定义焊盘转角半径/倒角绝对值。另外，现在还可以在查询表达式中使用下列关键词：
| KEYWORD | SUMMARY |
|---|---|
|
返回相应层上Pad Corner Radius Size属性符合查询条件的焊盘对象。 |
|
返回相应层上Pad Corner Radius Uses Percent属性符合查询条件的焊盘对象。 |
另外，Import Wizard现在亦支持在导入Xpedition设计时，将焊盘转角半径/倒角定义为绝对值。
PCB复制改进
增强的错误通知
运行Layout Replication工具时，如果检测到选定Source Block中的管脚连接丢失，则警告对话框将通知您连接丢失。
单击对话框中的链接，交叉探测违规对象。
为PCB复制添加了“忙碌”状态
为了提升PCB复制过程用户界面的响应性，在本次发布中，添加了功能“忙碌”状态指示器。
-
运行Layout Replication工具时，在打开PCB Layout Replication对话框之前，屏幕上会出现正在加载复制数据的指示，以及取消复制的选项。
-
点击PCB Layout Replication对话框中的Replicate按钮后，在放置第一个块（或准备在交互模式下放置）之前，光标会指示‘in progress' (
)。
约束管理器改进
添加了对导入设计指令的支持（公测版本）
现在，您可以将设计指令的约束（在源文档中放置和定义）导入Constraint Manager中。您可以使用Directives命令的新Import（通过右键上下文菜单），从Physical或Electrical视图中执行此项功能。目前，该功能支持规则、网络类、差分对和差分对类指令。
|
已在一张原理图上放置了若干Parameter Set和Differential Pair指令，这些指令定义了一个差分对、一个网络类，以及Width规则。 在Constraint Manager中的右键菜单中使用从指令导入(Import from Directives)命令。 指令中的数据将被导入到Constraint Manager中。 |
新增“差分对”选项卡
现在，在Electrical约束视图中新增了一个Diff Pairs选项卡，以便于清楚定义和管理差分对。该选项卡将显示设计中所有差分对的分级列表。为差分对或差分对类选择一个单元格，以便在Constraint Manager底部区域展示适用于该差分对或差分对类的约束。
在间距矩阵中支持爬电距离
现在，当定义网络类和/或差分对间的电气间距时，可以使用Clearances视图中的矩阵，对Creepage规则作出规定。
在间距矩阵中支持多重编辑
在间距矩阵（Clearance视图）中添加了对在选定的同一行/列内进行多重编辑的支持。在Constraint Manager的详细间距设置中，选择一行或一列，键入所需值，然后按Enter或单击，将该值应用于该行/列所有单元格。
Draftsman改进
新增更改电路板写实视图分辨率的功能
现在，可以通过在Properties面板Properties区域的Resolution（DPI）字段中输入所需分辨率，对已放置的Board Realistic View分辨率进行配置。在此之前，电路板写实视图属于静态渲染图像，并且无法修改分辨率。最低分辨率为75 DPI，默认分辨率为300 DPI。
线束设计改进
型腔增强
指定型腔类型
现在，您可以在Wiring Diagram（*.WirDoc）中，为线束元件的每个管脚指定型腔类型。在Properties面板的Cavities选项卡上，选择所需管脚，然后点击Add。从下拉菜单中选择型腔类型。在打开的Select Connector对话框中，为管脚选择所需的具体连接器。
仅允许为每个管脚添加一个型腔类型。添加具体的型腔类型后，下拉菜单中的对应入口变为不可用（变灰），具体如下图所示（Pin 3）。
在布线列表和连接表中添加了新的型腔类型
现在，可以在制造图纸中的布线列表和连接表中显示密封件、插头和其他型腔部件。当在设计区内选中放置表时，在Properties面板Columns选项卡中启用所需列的可见性选项。
在制造图纸图注中添加了型腔BOM行号
为布局图纸视图上的元件物理视图添加设为显示BOM Item的图注后，该视图将包含所有已分配型腔的BOM行号。
线束长度参数可视性和锁定选项
现在，Layout Drawing（*.LdrDoc）中的线束Length参数包含可视性和锁定选项。
高亮显示导线来自分接线缆的线束
现在，当在Properties面板Bundle Objects区域中选中线缆后，Layout Drawing将高亮显示导线来自分接线缆的线束。对于分接线缆，最长导线的长度显示在BOM中。
|
Cable 在所选线束的Properties面板的Bundle Objects区域中点击电缆入口时，现在会高亮显示所有包含来自 在物料清单(BOM)中，显示了最长导线（本例中为穿过线束 |
在布线列表中添加了绞合对象位号标识符
现在，绞合对象位号标识符会如下图所示，在布线列表中显示。
电路板详细视图重命名为线束详细视图
Harness Draftsman文档（*.HarDwf）中的Board Detail View重命名为Harness Detail View。
在Wiring List和Connection Table中显示每根导线长度
The Length column in a wiring list and connection table now displays the individual wire lengths for each wire in a cable.
|
导线 这些电线的单独长度现在显示在接线表和连接表中。 |
在BOM中显示导线和线缆的总长度
现在，对于线束布线元件，ActiveBOM文档中的Length列和制造图纸中的BOM Table会显示同个BOM条目的导线/线缆总长度，而非每条导线/线缆的长度。
数据管理改进
支持自定义定价
现在，当您通过Altium 365 Workspace浏览器界面配置与特定供应商帐户的连接后（了解更多），您会在ActiveBOM以及可访问部件选项的所有位置看到适用的自定义定价。另外，Project Part Providers Preferences对话框还将标出提供自定价价格的供应商。您可以通过点击ActiveBOM文档Properties面板Favorite Suppliers List字段中的Edit按钮，访问该对话框。
添加了SiliconExpert参数的BOM检查
现在，ActiveBOM支持一系列基于SiliconExpert参数的检查。您可以在BOM Checks对话框的Violations Associated with Part Choices类别中，启用或禁用这些检查。单击Properties面板BOM Checks区域中的
按钮，即可打开对话框。
为导出PDF文件添加了注释已解决状态
现在，将注释导出至PDF时，导出文件中会包含已解决简单注释（即，未被指定为“任务”的注释）的状态。
在下载的制造商部件压缩包中添加了已编译IntLib
现在，从Manufacturer Part Search面板下载元件作为文件库时，已编译集成库（*.IntLib）会包含在Zip文件中。
导入/导出改进
Xpedition库导入增强
本次发布在将Xpedition库导入Altium Designer方面作了以下改进。
- 在Xpedition库内添加了对在封装中定义的‘Round Donut’焊盘形状的支持。请注意，这一步实现了对此类封装焊盘的导入（作为自定义焊盘形状）。PCB/PCB Footprint编辑器中没有专门的‘Round Donut’焊盘形状。
- 现在，导入Xpedition库时，已定义焊盘孔公差将被包含在内。
- 在导入Xpedition库时，添加了对封装内复制文本字符串（即，安装孔‘A’）的支持。原始字符串、复制字符串，以及关联参数均会随之导入。
- 添加了对导入 Xpedition 库时为 Placement Outline 图层上的封装定义的零宽度线的支持。
电路仿真改进
仿真S参数分析（公测版本）
本次发布添加了S参数（散射参数）分析功能。S参数有助于基于入射微波和反射微波的比值（就被测器件而言，从一个端口传递到另一个端口的功率值，以及被反射的功率值）描述网络。这些比值随后可以用于计算电路属性（包括输入阻抗、频率响应和隔离度）。虽然此类分析主要用于RF电路和元件，但它对带有至少两个电源（端口）的电路同样有效。
通过在Simulation Dashboard面板AC Sweep区域中启用S-Parameters Analysis选项，即可完成这一分析。定义所涉及的端口（电源），并为每个端口设定阻抗值（默认为50欧姆）。如果器件拥有两个以上端口，则您可以相应地添加并定义每个端口，而最终获得的“S矩阵”也将涉及更多的S参数。一旦运行AC扫描分析，即可在SDF文档的S-parameters Analysis图表中获得S参数数据。
该仿真引擎还会计算Y参数（导纳）和Z参数（阻抗）。您可以根据需要，将这两个参数添加到图表的曲线图上。
添加了在元件面板中显示SPICE模型的功能
本次发布在Preferences对话框Simulation – General页面中新增了Show in Components Panel选项。启用该选项后，Components面板中的SPICE Libraries类别将变为可用，并列出Preferences对话框Simulation – General页面上指定的Model Path文件夹中包含的库。类别结构反应了指定文件夹的结构。
在此过程中，Analog Devices的SPICE模型文件夹被添加到Mixed Simulation扩展的默认安装Library文件夹中（\ProgramData\Altium\Altium Designer <GUID>\Extensions\Mixed Simulation\Library\SPICE Models\Analog Devices）。
添加了启用仿真常规元件库选项
在Preferences对话框Simulation – General页面中新增了Enable Simulation Generic Components Library选项，以便您在Components面板中控制库的可视性。
此外，还将库从Libraries Preferences对话框的Installed选项卡中删除。
添加了对常量参数中‘TEMP’关键字的支持
就温度分析而言，现在可以在常量参数中使用关键词TEMP。
可以在常量参数中使用关键词TEMP。图片显示了使用TEMP关键词计算晶体管Q11的IS参数。
通过点击Simulation Dashboard面板Analysis Setup & Run区域中的Settings，即可在Advanced Analysis Settings对话框的Advanced选项卡上设置TEMP值（电路实际工作温度，单位为℃）。
添加了对LTspice‘AKO’模型关键词的支持
当基于另一个模型创建模型时，您现在可以使用 AKO model 关键字。
在下文所示列子中，除了更改BF并设置VA外，模型QP的其他参数与模型QP350相同。
.MODEL QP350 PNP(IS=1.4E-15 BF=70 CJE=.012P CJC=.06P RE=20 RB=350 RC=200)
.MODEL QP AKO:QP350 PNP(BF=150 VA=100)
Altium Designer 24.3中完全公开的功能
以下功能现已在此版本中正式对外公开：
- Print Not Fitted Components – 自22.3版开始提供
- Any Angle Retrace – 自23.10版开始提供
- Replication of PCB Layout – 自23.11版开始提供
- Automatic Tuning of Multiple Nets – 自23.11版开始提供
- Any Angle Diff Pair Router – 自24.0版开始提供
- Ability to Store TrueType Fonts – 自24.1版开始提供
Altium Designer 24.2
发布日期：2024年2月15日——版本24.2.2（Build 26）
PCB设计改进
添加了复制时手动选择元件的功能
当前版本扩展了PCB Layout Replication工具的功能，支持用户在工具检测到多个元件具有类似连接的目标块中手动映射元件。该功能使您可以在不违反电路连接的前提下，手动选择可以相互替换的可用元件。
当工具检测到具有相似连接的多个元件时，PCB Layout Replication中相应的目标块将显示
图标（当块折叠时），而具有可用替换元件的每个元件亦将显示图标（当块展开时）。使用已检测到替换元件的元件Designator字段中的下拉菜单选择所需元件。
在层堆栈管理器中添加了差分对共模阻抗
在Properties面板中选择Differential作为Type以定义差分线对的Impedance Profile时，新增了一个显示所选Impedance Profile的共模阻抗的字段。该值（显示为Impedance（Zcomm））取自Simbeor计算得出的传输线数据。
使用调节斜接参数将线路调整折叠段连接到布线
现在，通过添加折叠段进行交互式布线长度调整时，Properties面板中为折叠段定义的Miter参数亦被用于斜接连接折叠段和布线的导线，而这些导线之前使用的是为交互式布线定义的Miter Ratio参数。
现在，折叠段属性中的Miter值亦会被应用到连接折叠段和布线的导线上。
约束管理器改进
增强了从PCB到原理图的约束传输功能
在本次发布中，我们新增了在Constraint Manager的Physical视图和Electrical视图上传输已定义约束的功能。在PCB编辑器中，从主菜单中的<PCBProjectName>命令中选择Design » Update Schematics，然后使用打开的Engineering Change Order对话框探索、确认和执行约束变更。
多板设计改进
为多板Draftsman文档添加了书签面板
现在，您可以使用Draftsman中的Bookmarks面板处理用于制造的多板设计图纸（*.MbDwf）。该面板可在Draftsman文档上提供图纸的树状视图。每个图纸入口均可展开和折叠；展开图纸入口时，将显示每张图纸上的相关内容，具体如下图所示。
您可以使用该面板在设计区内轻松导航。当在面板或设计区内选中一个条目时，Properties面板（如果打开）将显示所选条目的属性和设置。另外，当您在Bookmarks面板中选中一个条目时，设计区将缩放至所选条目。
线束设计改进
为线缆、屏蔽和绞线对象删除了重复位号标识符违规
在Wiring Diagram上，当Cable/Shield/Twist对象使用相同位号标识符时，Duplicate Designator（WD）违规检查不会报告问题。现在，您可以使用相同位号标识符拆分对象并将其用于不用的位置。
高亮显示用于绞线和屏蔽的导线
如果绞线/屏蔽与Wiring Diagram上多个位置的导线相关联（使用相同位号标识符），则选择绞线/屏蔽实例将以荧光绿色高亮显示组中的所有关联导线。
|
两根具有相同位号标识符的绞线被放置在不同导线组上的Wiring Diagram示例。虽然仅选中了其中一根绞线，但被这些绞线所覆盖的所有导线均会高亮显示。 两根具有相同位号标识符的绞线被放置在不同导线组上的Wiring Diagram示例。虽然仅选中了其中一根屏蔽层，但被这些绞线所覆盖的所有屏蔽层均会高亮显示。 |
添加了对多部件元件的支持
添加了将多部件元件数据从Wiring Diagram传输到Layout Drawing的功能。当在Wiring Diagram上放置多部件元件时，软件会为Layout Drawing中的元件分配正确的位号标识符。若在Wiring Diagram上放置同一元件的多个部件，软件仅会在Layout Drawing中放置一个元件实例。
添加了对将屏蔽对象连接到连接点的支持
现在，可以将Wiring Diagram上定义的具有连接对象的屏蔽对象分配给Layout Drawing中的连接点。选中连接点时，使用Add Assigned Objects对话框（通过单击Properties面板的Assigned Objects区域中的Add按钮访问）选择带有将分配给该连接点的连接的屏蔽对象。
添加了对多色导线的支持
现在，您可以通过选择导线的二次色和三次色，在Wiring Diagram中使用多色导线。（原色是已放置导线的颜色。）在Properties面板中，单击Parameters区域底部的Add下拉菜单，然后选择Secondary和Tertiary来定义所需颜色；所选颜色的参数将出现在Parameters区域中。单击面板中的颜色图标可打开颜色选项；单击所需颜色。您还可以使用同一下拉菜单并选择Border，定义导线的边框颜色。点击下面的幻灯片查看示例。
|
为导线定义次级颜色 为导线定义三级颜色 为导线定义边框颜色 为导线定义所有颜色选项 |
线束设计Draftsman文档（*.HarDwf）亦支持多色导线。软件可以在放置的表格中显示用于二次色、三次色和边框颜色的附加列，并将对应的Color单元格拆分，以显示分配给导线的二次色和三次色。
在Draftsman文档中支持多个接线图
现在，Harness Draftsman文档（*.HarDwf）支持同个项目中的多个Wiring Diagram文档（*.WirDoc）。借助该功能，您可以选择用于从中生成和更新已放置接线图视图的接线图文档。当选中接线图视图时，使用Properties面板的Properties区域中的Document下拉菜单，选择用于该视图的接线图文档。
为线束Draftsman文档添加了书签面板
现在，您可以使用Draftsman中的Bookmarks面板处理用于制造的线束设计图纸（*.HarDwf）。该面板可在Draftsman文档上提供图纸的树状视图。每个图纸入口均可展开和折叠。展开图纸入口时，将显示每张图纸上的相关内容，具体如下图所示。
您可以使用该面板在设计区内轻松导航。当在面板或设计区内选中一个条目时，Properties面板（如果打开）将显示所选条目的属性和设置。另外，当您在Bookmarks面板中选中一个条目时，设计区将缩放至所选条目。
数据管理改进
SiliconExpert增强
添加了SiliconExpert产品变更通知
在Manufacturer Part Search面板中以及可以访问部件选项的所有位置添加了SiliconExpert提供的Product Change Notice（PCN）。默认情况下，将显示最新的PCN数据。使用Historical Details控件打开Product Change Notice Historical Details对话框。您可以在该对话框中浏览有关先前使用的PCN的详细信息。
|
从 Manufacturer Part Search 面板访问最新和历史PCN。 从部件选择中访问最新和历史性的PCN（此处以 元件 面板为例进行说明）。 |
添加了SiliconExpert“Free”参数支持 添加了SiliconExpert产品变更通知
现在，软件默认在Manufacturer Part Search面板以及展示部件选项的所有位置显示SiliconExpert提供的Lifecycle、YTEOL和RoHS Status参数。因此，您无需请求部件数据（进而使用您的SiliconExpert包中的配额），即可访问这些“Free”参数。
|
从Manufacturer Part Search面板访问SiliconExpert提供的“Free”参数。 从部件选择中访问SiliconExpert提供的“Free”参数（此处以元件面板为例进行说明）。 |
此外，您还可以在不请求所有其他SiliconExpert参数的情况下，在ActiveBOM中使用这些SiliconExpert“Free”参数（通过将相应的列添加到ActiveBOM文档）。
添加了YTEOL参数显示
现在，将在下列位置显示YTEOL参数：
- 当在Manufacturer Part Search面板中选中制造商部件时，在Details窗格标题中显示。
- 当在Components面板中选中元件时，在Details窗格标题中显示。
- 在展示部件选项的所有其他位置显示。
- 当选中放置在原理图图纸上的元件时，在Properties面板中显示。
|
在Manufacturer Part Search面板中显示YTEOL参数。 在Components面板和部件选择中显示YTEOL参数。 在选定元件的Properties面板中显示YTEOL参数。 |
在比较制造商部件时增加了对SiliconExpert参数的支持
现在，当比较两个选定部件时，Manufacturer Part Search面板的Selected Part Details窗格支持SiliconExpert参数。
制造商链接增加了对汇总生命周期的支持
现在，当您探索以制造商链接形式添加到ActiveBOM文档的解决方案时，如果该制造商链接有多个生命周期数据来源（由Octopart或IHS Markit®和SiliconExpert提供支持的Altium Parts Provider），您将可以访问来自所有可用来源的该链接生命周期信息。将光标悬停在制造商生命周期状态上或使用下拉菜单，即可在工具提示/弹出窗口中查看来自所有来源的生命周期信息。
导入/导出改进
将封装导入到 Xpedition 的现有项目结构中
现在，对于之前使用xDX Designer Import Wizard导入原理图符号（仅限）并启用Import Symbols Only选项的Xpedition库（*.lmc），您可以选择将封装模型作为现有项目结构的一部分导入PCBLib。封装将根据在xDX Designer导入过程中生成的现有CSV文件中定义的命名进行重命名。
在Import Wizard的Importing Mentor Expedition Library Files页面上添加Xpedition库文件时，如果检测到之前导入的库，则会出现一个确认对话框，询问您是否按照上文所述导入封装。如果您单击No，则封装将被导入到用于生成的PCBLib文件的单独文件夹中，并且软件不会执行封装重命名操作。
Altium Designer 24.2中完全公开的功能
以下功能现已在此版本中正式转换为Public：
- PCB Section View - 自23.5版开始提供
Altium Designer 24.1
发布日期：2024年1月16日 – 版本24.1.2(build 44)
原理图输入改进
添加了线束连接器连接对象的违规检查
当前版本添加了新的违规检查，用于检测与PCB设计项目原理图中的信号线束相关的违规：
-
Invalid Connection to a Harness Connector - 该违规检查检测的是导线、总线或信号线束在内部终止或与线束连接器边缘而不是与线束入口连接的情况。
-
Unconnected Harness Entry - 该违规检查检测的是未连接的线束入口。
可以在Project Options对话框Error Reporting选项卡上的Violation Associated with Harnesses组中设置上述违规类型。
PCB设计改进
焊盘孔间隙检查改进（开放测试版）
当前版本改进了无孔环焊盘的间隙检测行为。
对于因孔径大于或等于焊盘尺寸而没有孔环的焊盘，由约束管理器中的相应约束或由间隙设计规则定义的孔的间隙值将被应用，而不是Hole和TH Pad间隙的最大值。
| |
新焊盘孔间隙行为的示例。图中显示了在约束管理器中配置的间隙。 |
请注意：新创建的间隙约束和间隙设计规则中的孔间隙默认值已更新为10mil / 0.254mm。
TrueType字体存储功能（开放测试版）
当前版本增加了在PCB文档中自动存储使用TrueType字体的文本对象几何图形的功能。当PCB文档中的对象（文本字符串/框架、尺寸、钻孔表和/或层堆栈表）使用TrueType字体时，如果PCB文档在另一台计算机上打开，那么即使未安装该TrueType字体，这些对象也将以相同的字体几何图形显示。
选择使用缺失字体的对象时，Properties面板顶部将出现一条警告消息。当影响文本的对象属性（例如，文本高度或文本本身）被更改时，Missing fonts对话框将打开，您可以从中选择替换字体。
从PCB List面板更改与文本相关的属性时，也会出现Missing fonts对话框。
尝试使用不同的缺失字体编辑多个对象时，您可以在Missing fonts对话框中为每个缺失字体选择替换字体。
增强焊盘属性面板的功能
Pad Properties面板上的Pad Stack区域经过增强，实现了更好的可用性。选择某个部分时，该部分的名称将以蓝色突出显示，并且整个部分的显示色度将与背景形成鲜明对比。
PCB CoDesign改进
类别更改突出显示功能
在PCB CoDesign面板中启用Show on PCB选项后，当在面板更改列表中选择特定类别时，可以突出显示该类别的所有更改。
按照Union对变更进行分组
添加了对union（在PCB上定义的基元分组）比较和变更应用的支持。与union相关的变更显示在PCB CoDesign面板更改列表的Unions类别中。此外，如果对应对象属于任何union，则其他类别中的更改现在可以按照unions进行分组。
“Merged”状态更新
使用PCB CoDesign面板合并变更后，PCB文档将保持Merged状态（Projects面板上的图标），直至出现新的冲突。一旦在本地保存更改，则该状态将无法再更改为Modified。
另请注意：Merged状态的文档始终处于启用状态，以便能够在Save to Server对话框中保存到Workspace，并且无法禁用。
约束管理器改进
为新项目选择约束管理器的用法
现在，您在创建新的PCB项目时，可以控制选择约束管理器或旧的设计规则系统。在Create Project对话框(File » New » Project)中启用Constraint Management选项即可为所创建的项目使用约束管理器。
View Only模式
为PCB项目启用约束管理器后，如果没有订阅Altium Designer Pro/Enterprise Subscription的用户打开约束管理器，那么约束管理器将以View Only模式显示。在这种情况下，用户可以查看但不能修改已定义的约束。约束管理器的顶部将出现消息，告知您约束管理器处于View Only模式。
xSignal Creation更新
当前版本在使用约束管理器定义xSignals方面做出了一些更新：
- 现在，拟定xSignals列表将分为两组：从源点到目标点（S-T）的xSignals以及从一个目标点到另一个目标点 （T-T） 的 xSignals。在分组复选框中可以选择/取消选择相应分组中的所有xSignal。
- 现在，拟定xSignals列表包括从源点到每个目标点的xSignal（而不是仅仅从源点到最近目标点的xSignal）。
-
现在，为了更好地表示拟定xSignals，其在列表中的命名方案如下所示：
<SourceNetName> (<SourcePinDesignator> → <DestinationPinDesignator>)请注意：对于在约束管理器xSignals选项卡或PCB文档上可见的已创建xSignals的命名，将沿用之前的方案，即<SourceNetName>_<SourcePinDesignator>_<DestinationPinDesignator>。
改进类选择
更新了Physical和Electrical视图中的条目的右键单击菜单，从而能够直接从菜单中快速将对象添加到现有类中。操作方法是右键单击一个或多个选定对象，然后从Classes » Add Selected to Class子菜单中选择现有类。
当现有类的数量超过30个时，Classes » Add Selected to Class » Existing Class命令在菜单中可用，而不是类列表可用。使用该命令访问对话框，并在对话框中选择选定对象将添加的现有类。
在栅格中添加了行号
行号已添加到约束管理器栅格中，帮助您更轻松地识别和区分列表中的项目。
多板设计改进
支持多板项目中的Draftsman文档（开放测试版）
现在，您可以添加Draftsman文档（*.MbDwf）到多板项目中，为项目中的多板装配创建制造图。
可以放置在多板项目Draftsman文档中的视图包括：
- 多板视图 – 构成多板装配的PCB轮廓和3D模型的自动图形组合。
- 剖视图 – 从指定“切割”点通过所放置的多板视图的剖面切片图或剖视图。
- 电路板详细视图 – 多板视图划定区域的浮动放大视图。
- 电路板真实视图 – 当前多板装配的可缩放3D渲染。
此外，还提供Draftsman注释、尺寸标注和图形工具，以及BOM和通用表格。
多板项目Draftsman绘图示例。
模块入口群组移动功能
添加了在多板原理图文档（*.MbsDoc）中移动一组选定模块入口的功能。这项新功能免除了单独移动每个模块入口的麻烦，加快了编辑过程。先在设计空间中选择多个模块入口，然后使用鼠标左键将该群组拖动到所需位置即可。当这些模块入口被拖动到新位置时，每个入口处将出现一个红点。松开鼠标按钮即可将整个群组放置在当前位置。
线束设计改进
将“Crimps”更改为“Cavities”
接线图和布局图用户界面上的“Crimps”已重命名为“Cavities”。
添加了用于屏蔽和扭转对象的位号标识符字段
在线束接线图的屏蔽和扭转属性中添加了位号标识符字段。
添加了多图Wire Break对象功能
现在，可以在多张图纸上定义完整的接线图（采用“扁平化”设计方式），每张图纸都以原有的*.WirDoc文件表示，并能够使用新的Wire Break对象拆分导线。
使用Place菜单或从Active Bar放置Wire Break，如下所示。
将覆盖物视为BOM中的元件
现在，Layout Drawing中的线束覆盖物被视为BOM中的元件，并支持部件选择和分组。
显示附加物理视图的元件属性
现在，在设计空间中选择线束元件的附加物理视图时，Properties面板将显示元件本身的特性，就像选择主（第一个）物理视图一样。在设计空间中选择第二个物理视图的结果如下图所示；Harness Component Properties面板显示的是原始（第一个）物理视图的属性。
改进了接线表
添加了“拆分”接线表功能
高级线束设计的接线表中可能包含大量条目，这些条目可能难以作为单个表格放入图纸文档中。现在，您无需借助字体和表格缩放功能、多个自定义表格条目或外部文档，即可在Harness Draftsman文档中“拆分”接线表，从而在多个“页面”上显示接线表。在已置入接线表的Properties面板中，启用Pages区域中的Limit Page Height选项即可使用这项新功能。这会将接线表的高度限制为额定高度条目（最大页面高度），从而限制表格中显示的行数。
编辑器检测到整个接线表未显示，如面板上的页面条目所示（例如，2页中的1页），并且关联的下拉菜单允许您指定所显示的页面。如需添加接线表的更多页面，请放置另一个接线表（Place » Wiring List），并在Properties面板的页面区域指定下一个页面。
增强了“连接屏蔽”对象的接线表
现在，当导线与屏蔽层的连接器连接时，连接器屏蔽对象的位号标识符将显示在接线表中。
添加了显示接头连接表的功能
添加了显示单个接头的连接表的功能。之前仅显示元件和连接器的连接表。
为文本框和注释对象添加链接以进行交叉探测
现在，可以将对象位号标识符添加为文本框和注释中的活动链接。这些链接可以在接线图和布局图中发挥交叉探测功能。如需创建活动链接，请在接线图或布局图中放置文本框或注释对象。在Properties面板Properties区域的Text字段中输入“@”，此时将出现包含所有位号标识符的下拉列表。双击列表中的目标位号标识符即可在设计空间中的Text字段创建链接。单击设计空间中的链接，对关联文档（即，当前未处于活动状态的文档）中的相应对象进行交叉探测。以下视频将演示这一过程。
数据管理改进
制造商生命周期状态消息增强
使用SiliconExpert集成功能时，可以从以下不同的来源获取制造商部件生命周期数据：Altium Parts Provider（由Octopart或IHS Markit®提供支持）和SiliconExpert。现在，为了改进不同来源的生命周期数据的可视化，可以访问所有可用来源的生命周期信息。
浏览制造商部件数据（例如，Manufacturer Part Search面板中的条目、Workspace库元件中的部件选择或AcitveBOM文档中的解决方案）时，将光标悬停在制造商生命周期状态/栏上或使用下拉列表即可查看工具提示中所有来源的生命周期信息。
在脱机工作区项目的项目选项中添加了常规选项卡
在脱机工作区项目的Project Options对话框中添加了General选项卡。当您与工作区断开连接时，可使用这一功能来处理项目。该选项卡上唯一可访问的控件是Turn Off Synchronization按钮。单击该按钮可关闭同步功能。这样可以避免将本地副本与工作区内的副本链接。工作区内的项目保持不变。
删除了基于Git的项目的提交命令
对于基于Git的项目，删除了Projects面板和Project主菜单上项目条目右键菜单的History & Version Control子菜单中的Commit命令，以免在使用该命令时混淆数据提交位置（即，提交至本地存储库而不是远程存储库）。命令的可见性从Advanced Settings对话框中的VCS.AllowGitCommit选项（默认为关闭）进行控制。您可以一次性使用Save to Server命令将项目提交到本地存储库，然后将其推送到远程存储库。
导入/导出改进
Mentor Xpedition Placement Outline和Insertion Ouline层映射
现在，导入Mentor Xpedition PCB和封装库文件时，Placement Outline层类型被映射为Courtyard层类型，而Insertion Outline层被映射到Altium Designer中的Component Outline层类型。
电路仿真改进
仿真应力分析（开放测试版）
应力分析用于计算每个元件的工作条件（例如，最大电压、电流和功耗），并根据元件应力模型中定义的限值进行检查。
当前版本在Simulation Dashboard的Transient区域添加了一个新的Stress Analysis选项。启用该选项并执行Transient分析后，应力分析结果将显示在仿真结果文档的附加应力图上。
使用新的应力分析根据定义的限值测试电路。
访问元件仿真模型时，可在Sim Model对话框的新增Stress选项卡上配置元件应力模型。您可以在该对话框上选择所需的设备类型并定义参数值。
元件的应力分析参数可以在Sim Model对话框的Stress选项卡上设置。
Altium Designer 24.1功能全面开放
本次发布正式开放当前版本的以下功能：
- 定制助焊层/阻焊层 – 从23.8版本开始提供
Altium Designer 24.0
发布日期：2023年12月13日——版本24.0.1（build 36）
PCB设计改进
任意角度差分对布线器（Open Beta版）
本次发布引入了对任意角度差分对布线的支持。当使用Interactive Differential Pair Routing工具（Route » Interactive Differential Pair Routing）对差分对进行布线时，现在可以在Properties面板中以Differential Pair Routing模式对布线属性进行配置，选定Any Angle转角样式（
）。
- 任意角度差分对布线支持对称焊盘入口和间距变化。
- 当从天线开始进行差分对布线时，该工具将保持从左到右的网络顺序（即，左侧的延续性将仍位于左侧）并支持捕捉至原始方向。
- 使用Any Angle转角样式进行差分对布线时，按住Shift键即可使用切线圆弧进行差分对布线。
任意角度差分对布线演示。
请注意，当使用Route » Gloss Selected命令时，此功能还会启用更新后的角度差分对修线算法。
增强版Layer Stack Report Setup对话框（Open Beta版）
Layer Stack Report Setup对话框（File » Fabrication Outputs » Report Board Stack）功能已得到增强，现在包括Layer Stack中存在的所有列。可以使用该对话框选定想要在Layer Stack Report中显示的列。
PCB CoDesign改进
增强版铜皮冲突显示和解决
现在可根据具体情况，将铜皮对象冲突分为引脚间连接组，以便于探索和解决更改。
现在可以在引脚间连接级别上，对铜皮冲突进行解决。
添加了颜色图例配置功能
您现在可以在View Configuration 面板中，为已添加、修改、删除和未更改的对象（在PCB CoDesign面板中选定引脚间连接时未更改的对象）选定颜色。
使用View Configuration面板，对比较颜色图例进行配置。
其他PCB CoDesign UI更改
- 显示正在进行比较的弹出窗口，现在将在运行比较后立即弹出。
- 添加了在更改列表中选定和取消选定入口的功能。当某个入口（通过单击该入口）已被选定时，再次单击即可取消选定该入口并将设计区内的对象高亮显示重置。
-
在使用PCB CoDesign面板将更改合并后显示的Project面板Merged图标（
）菜单中，添加了Save to Server命令 – 显示图像。
- 合并更改后，单击PCB CoDesigner面板上的Save to Server按钮时，将在Save to Server对话框中默认仅选定合并后的PCB文档 - 显示图像。
- 运行合并更改时，现在将会出现一个新弹出窗口，提示正在进行合并 - 显示图像。
约束管理器改进
将差分对类别添加到间距矩阵中
自本次发布以后，您即可将网络类和差分对类添加到Clearances Matrix（Clearances视图）中。
在PCB端对自定义拓扑结构进行编辑
现在可以将网络的拓扑结构定义为Custom，并在从PCB端访问网络时根据需要在Constraint Manager中对其进行编辑。
编辑约束集时传播拓扑结构更改
当对包含自定义拓扑结构的Constraint Set进行编辑时，对拓扑结构所做更改现在将传播到应用此Constraint Set的其他对象。
具备了删除xSignals的能力
现在可以从Electrical视图的xSignals选项卡中，删除xSignal。操作时，请右键单击xSignal，然后从上下文菜单中选定xSignals » Remove xSignal命令。
Constraint Manager交叉选定
在本次发布中，添加了从Constraint Manager中交叉选定对象的功能。（使用Constraint Manager、原理图或PCB编辑器Tools主菜单中的Cross Select Mode命令）启用交叉选定模式后，在Constraint Manager中选定的对象亦会在原理图和PCB文档中被选定，反之亦然。
增强了展开/折叠状态
除预定义节点（例如，All Nets）以外，所有节点现在均默认在Physical和Electrical视图中折叠。您可以使用新Expand All和Collapse All右键单击菜单命令来控制网格节点。
3D-MID设计（Open Beta版）
3D-MID技术将电路与三维机械部件相结合。此项功能融合给各种应用领域带来了无限可能。
一直以来，由于缺乏合适的ECAD工具，3D-MID设计人员通常仅限于使用MCAD封装。这种工作方式会存在许多固有问题，尤其是其无法通过电气智能来驱动电路布局，并且存在与将2D手动绘制草图投影到3D表面相关的困难。
Altium Designer中新3D-MID编辑器允许您将标准表贴元件放置在3D-MID文档内的3D形状上，并沿形状表面进行导线布线以完成布局。
然后，可以将完成的设计导出为Laser Direct Structuring（LDS）制造工艺所需的文件格式。
线束设计改进
将布局标签视为BOM中的元件
Layout Drawing中的布局标签现在被视为BOM中的元件，并支持部件选择和分组。
在连接表和接线列表中添加了列
在Manufacturing Drawing（*.HarDwf）的Connection Table和Wiring List中添加了其他列，以确保您可以轻松查看设计区内的附加信息。Crimp（部件编号）、Cable、ToPin和ToPart均已添加到Connection Table中；FromCrimp、ToCrimp和Cable均已添加到Wiring List中。在Properties面板中切换眼睛图标，以显示/隐藏连接表中的所需列。
平台改进
支持长路径名称（Open Beta版）
在本次发布中，实现了对长路径名称的支持。当文件名称的文件路径超过256个字符时，现在支持对文件执行以下操作：
- 从连接的Workspace打开项目。
- 使本地项目在Workspace中可用。
- 更改Outjob文件中的文件夹路径。
- 使用Outjob文件或Project Releaser生成输出。
- 将项目作为项目模板保存到Workspace中。
自Windows 10版本1607开始，已将MAX_PATH限制从常用Win32文件和目录函数中删除。但是，您必须通过更改Altium Designer所在计算机的注册表项来选择加入新功能。如需了解更多信息，请参阅Support for Long Path Names页面。执行此操作后，请务必重新启动计算机。
导入/导出改进
xDX Designer导入增强功能
本次发布中提供了许多与将xDX Designer设计文件导入Altium Designer相关的关键改进和修复。
添加了仅导入符号功能
Mentor xDxDesigner Import Wizard的Reporting Options页面现在包括仅允许导入符号的Import symbols only选项。启用此选项后，即使原始元件库中多个元件使用该符号，元件库数据库中的相同符号亦将作为单个原理图符号导入，并且参数不会导入到Altium Designer中的符号内。
此外，启用此选项后，Wizard的下一页将建议通过启用Generate Pin Mapping and Component Models/Parameters Combined CSV选项，以CSV格式生成部件符号和引脚映射数据。启用此选项后，即可使用可用字段对Oracle DB连接参数和参数映射文件进行定义。
多部件符号导入改进
导入Altium Designer时，多部件符号会收到一个Design Item ID，以及在xDX Designer中定义的第一个和最后一个部件名称。此类组合型Design Item ID亦可用在生成的CSV文件中。
此外，将符号中部件导入Altium Designer的顺序现在与原始元件库中定义的顺序相同。
符号导入改进
其他导入改进包括：
- 现在可导入符号中的静态文本字符串。
- xDX Designer中用于否定的‘~’字符现在被转换为引脚名称中的‘\’字符，以确保可在Altium Designer中正确表示否定符号。
-
Mentor xDxDesigner Import Wizard的Reporting Options页面现在包括Import pin customizations（字体大小）选项。启用此选项后，引脚位号标识符和名称均将以与xDX Designer中的相同字体大小，被导入Altium Designer。
Mentor Expedition导入改进
添加了选择挤压体层的功能
您现在可以在使用Import Wizard导入Mentor Expedition文件时，选定创建挤压体时需要的层。添加想要导入的Mentor PCB和Library文件后，使用Current User Layer Mappings页面上的Create extruded body from drop-down从Placement Outline或Assembly Outline中进行选择。启用该选项后，其将默认为Placement Outline。
Placement Outline改进
现在可以将Placement Outlines作为基元导入到Top/Bottom 3D Body组装层的Placement Outline上。
电路仿真改进
P-Channel晶体管的输出电流反相
P-Channel晶体管（BJT、JFET、MOSFET、MESFET）的输出电流现在将被视为流入电流，以确保其与N-Channel晶体管一致。
Ansys CoDesigner（Open Beta版）
本次发布介绍了在ECAD与Simulation域之间实现真正协作设计（CoDesign）的第一步。到目前为止，这两个孤立领域的工程师不得不依赖手动导出/导入文件流程，这些流程与设计修订以及变更和结果的沟通（通常通过电子邮件）只能在设计领域之间手动交互。
随着Ansys CoDesigner功能的推出，ECAD工程师（使用Altium Designer）现在可以与SIM工程师同事（使用Ansys Electronics Desktop（AEDT））进行无缝协作设计。Altium 365 Workspace将作为两个领域之间的桥梁，促进双方开展协作。本次首次发布包括对以下关键元素的支持：
- 两个领域之间可实现设计更改双向推/拉。在Altium Designer中，可以检测针对层堆栈以及材料、元件和基元所做的更改，并可在AEDT中进行应用。从AEDT中，可以通过EDB文件，推送针对层堆栈和材料的拟议更改，并在Altium Designer中进行检测/应用。
- 可将仿真结果从AEDT推送到Altium 365 Workspace，并与设计修订建立关联，以通过Workspace的浏览器界面对其进行查看，并在Altium Designer中进行预览。
- 使用注释系统进行双向通信，且每个注释线程均随附于设计中的特定元件。
Power Analyzer by Keysight改进
添加了在同一元件上为多个网络分配电流的功能
在本次发布中，添加了在同一元件上为不同串行元素的多个网络分配电流的功能。
配置IC（Current）型负载时，您可以看到负载元件的所有引脚，这些引脚通过不同串行元件与源连接，并能够选定所需的引脚。
在以下示例中，5V电源网络通过R4和R5串行元件连接到LCD1元件的两个引脚。扩展电源网络并将LCD1作为负载添加后，可根据需要在Load Properties对话框中对两个引脚进行选定和配置。
Altium Designer 24.0中完全公开的功能
以下功能现已在本次发布中正式公开：
- 约束管理器 - 自23.11版开始提供
- PCB CoDesign - 自23.10版开始提供
- 线束设计 - 自23.0版开始提供
- 改进版最小孔环违规检测 - 自22.10版开始提供